基于EDA的数字频率计电路设计

龙源期刊网 http://www.qikan.com.cn

基于EDA的数字频率计电路设计

作者：肖安南 张东

来源：《数字技术与应用》2013年第11期

摘要：数字频率计是一种基本的测量仪器，被广泛应用于电子、测控等领域。本文主要采用EDA工具作为开发手段，使用VHDL语言设计实现一种8位数字频率计系统。首先介绍了该数字频率计系统的总体电路构成，包括控制模块、计数模块、锁存模块和显示模块，然后用VHDL语言实现各个模块，最后在MAX+PLUSⅡ软件中对所设计的数字频率计进行波形仿真实验。实验结果验证了设计的正确性。 关键词：数字频率计 EDA VHDL 波形仿真

中图分类号：TN79 文献标识码：A 文章编号：1007-9416（2013）11-0135-03 1 引言

传统的设计方法是基于中小规模集成电路器件进行设计（如74系列及其改进系列、CC4000系列、74HC系列等都属于通用型数字集成电路），而且是采用自底向上进行设计。现代电子设计技术的核心的发展方向是基于计算机的电子设计自动化技术，即EDA（Electronic Design Automation）技术[1]。EDA技术减轻了设计人员的工作强度，提高了工作效率，缩短了产品的研发周期，是电子设计技术的一个巨大进步。超高速集成电路硬件描述语言（Very-High-Speed Integrated Circuit Hardware Description Language， VHDL）语言是EDA设计中一种重要的仿真语言，具有多层次描述系统硬件功能的能力，支持自顶向下和基于库的设计的特点，被广泛的应用于CPLD/FPGA的设计中。

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系[2，3]。数字频率计是一种基本的测量频率的电子仪器，广泛应用于航天、电子、测控等领域。采用常规数字电路设计数字频率计，所用的器件较多、连线比较复杂，而且存在延时较大、测量误差较大、可靠性低等缺点。本文研究了基于EDA的数字频率计电路的设计方法，介绍了数字频率计的相应模块，并开展了相应的仿真实验。 2 数字频率计的设计原理 2.1 VHDL语言与软件仿真平台

VHDL出现于1982年，是一种针对于电路设计的高级语言。VHDL语言用于描述硬件电路，已经成了一种通用的硬件设计交换媒介[4]。该语言相比于其他语言具有对硬件的描述能力强、覆盖面广、语言精炼简洁、可读性强等特点，并且，VHDL支持支持模块化设计，缩短了开发的周期。