基于FPGA的DDS信号源设计(2)

基于FPGA的DDS信号源设

【摘要】本系统是基于FPGA的基础上利用DDS技术设计一种信号发生器。正文部分主要介绍了该系统的设计原理、组成模块、实验结果及误差分析。该系统设计的主要优点在于可以通过按键来选择不同的波形如正弦波、方波、锯齿波、三角波。利用Verilog语言进行编程，通过ALTER公司提供的Quartus II软件编译仿真，可通过SignalTap II 观察仿真结果，也通过示波器观察所生成波形的效果。该系统的输入时钟频率是50MHZ。

【关键词】FPGA；DDS；Verilog；Quartus II；信号发生器

一、引言

实现信号源常用的方法是频率合成法 ,其中直接数字频率合成法 ( Di rect Digital Frequency Synthesis简称 DD F S 或 DDS) ,是继直接频率合成法和间接频率合成法之后 ,随着电子技术的发展迅速崛起的第三代频率合成技术[1]。 DDS 是一种全数字技术,它从相位概念出发直接合成所需频率，与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。

在各行各业的测试中，信号源扮演着极为重要的作用。信号源中采用DDS技术在各个行业已成为一种主流趋势。随着DDS技术的发展，其在通讯、雷达、遥控遥测、航空航天等领域更是得到了广泛的应用。而本项目正是基于FPGA的基础上利用DDS技术设计一种波形可选，初始相位可控的信号发生器。

FPGA即现场可编辑逻辑阵列，是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，解决了定制电路的不足。因FPGA不仅解决了电子系统小型化、低功耗、高可靠性等问题，还具有开发周期短，投入少等优点而被广泛用于各种技术领域。本项目就是基于FPGA的基础上设计的，在Altera公司的开发平台Quartus II 进行编程、仿真，并利用FPGA开发板进行验证。 二、 基于FPGA的DDS信号源的设计

本系统信号源的设计主要由按键模块、频率控制字模块、相位累加模块、相位/ 幅值查找表(ROM)模块 、数模转换模块及低通滤波模块组成。如图1所示，在设计本系统时系统时钟等于参考时钟，而且初始相位规定为0.

图1 DDS信号源设计的原理框图 （一）DDS信号源设计原理

DDS技术是一种把一系列数字量形式的信号通过DA转换成模拟量的信号合成技术。DDS的理论基础是奈奎斯特采样定律，当采样频率大于或等于模拟频率的2倍时，可以无失真的恢复出原始信号。只不过在DDS信号源的设计中此过程是颠倒过来的，只需通过某种映射把已经量化的数值送到D/A及后级的LPF恢复原始信号。

在DDS的设计中，我们用Guagle-wave软件分别对正弦波、方波、三角波、锯齿波进行采样，并把所得数据复制到ROM核中。工作时，我们利用按键选择想要的波形和想要输出的频率，通过公式K = f out ×2^N/ f clk 计算出频率控制字，送入相位累加模块。这样每来一个系统时钟频率控制字K与相位累加器中的值累加一次，得到的相位值转换为二进制的形式，取其高M位去查找ROM表获得相对应的幅值，再经D/A转换模块由数字信号转换为模拟信号，最后D/A输出的阶梯序列波通过LPF（低通滤波器）平滑滤波后得到一个纯净的波形信号。

DDS的输出信号频率为f out = K*f clk /2^N 频率分辨率为△f out =f outmin /2^N 实际最高输出频率 f outmax = f clk * 40％ 相对带宽为f outmax /f outmin =2^N *40％ （二）按键控制原理

本系统中的按键模块主要用于控制波形的选择和频率的输入。在设计时一共用到5个按键，序号依次为1,2,3,4,5。其中5号按键为模式选择，其他4个按键为功能键。5号按键主要用来确定进入波形选择模式或频率设置模式。系统上电之后，按K5键进入波形选择模式，K1选择锯齿波，K2选择三角波，K3选择方波，K4选择正弦波。再按一次K5，系统进入频率设置模式，K3选择频率的位数和该位数的值，不断的按K3，该位数的值会不断加1,设置完后按K4键确认，然后再按K3，会选择下一位的频率值，设完频率值后，按K2键最终确认，系统就会输出该频率的波形，K1为频率重新设定按键。

（三）流水线设计原理

相位累加器的工作速度直接影响到输出信号的最高频率 ,因此该模块最关键的问题是如何尽可能地提高相位累加器的工作速度[2]。在设计该系统时相位累加器模块采用的是48位相位累加器并利用流水线的设计思想。其原理如图2所示。流水线技术具有减小毛刺信号的产生，提高系统的时钟速率等优势。 流水线的核心思想：将较大的组合逻辑分解为较小的N块，通过适当的方法平均分配组合逻辑，然后在中间插入触发器，并和原触发器使用相同的时钟，就可以避免在两个触发器之间出现过大的延时，消除速度瓶颈，以提高电路的工作频率。

图2 48位相位累加器设计框图 （四）ROM模块

该模块调用了FPGA内部的存储器，容量大小为4096（即2^12）byte.依次存放锯齿波，三角波，方波和正弦波。该模块在设计时主要利用Guagle-wave软件对四种波形的幅值进行采样，采样点数为1024（即2^10）个，幅值宽度为8bit.

三、仿真结果

利用软件Quartus II 对DDS信号源设计的程序进行编译并下载到FPGA开发板中。通过Quartus II自带的在线逻辑分析仪SignalTap II 对实验结果进行仿真。SignalTap II 是嵌入式逻辑分析仪，它能够获取和显示系统内部的实时信号，观察在系统设计中的硬件和软件之间的相互作用，用于板级调试系统。 应注意SignalTap II 必须是在程序下载到开发板中，上电之后才可运行。波形如图3，图4，图5，图6为仿真结果。

图3 正弦波

图4 方波

图5 三角波

图6 锯齿波

四、误差来源分析

在理想的情况下：（1）相位累加器的输出值应直接输入表ROM进行查找，不进行舍位。（2）ROM表中用来表示量化幅度的二进制代码的位数应是无限的。（3）D/A应具有理想得数模转换特性。（4）所处的实验环境应是理想的。

（一）相位截断

通常为了提高系统的分辨率，常常把累加器的位数设的很多。如果用相位累加器的全部位数来查找ROM表，则需要很大的存储空间，不符合实际情况。因而本系统在设计时，采用48位相位累加器，相位累加器输出的用于查找表ROM寻址的相位值有经过舍位。相位累加器输出值是48位（二进制），而仅有高10位作为ROM核地址12位中的低10位。ROM核12位地址中的高两位是由按键控制的，用来确定选择的波形。所以会对输出的幅值造成一定的偏差。在以后的实验中我们可通过增加ROM的地址位数，尽量减小相位截断误差。

（二）幅度量化

设计该系统时，表ROM采用一定位数（8位）的二进制代码来表示量化幅值。而每一个相位所对应的幅度值都是无限小数，并不能用一定位数的二进制代码准确储存。这样必然会造成一定的误差，再经D/A转换，LPF平滑滤波所得到的波形必然与实际波形存在偏差。我们可通过增加ROM内幅度值的位数以提高精

确度，进而减小误差。

（三）D/A转换误差

D/A对DDS产生的误差主要包括理想和非理想的。理想D/A主要会对信号频谱的幅度和相位产生改变，而非理想D/A的动态非线性、静态非线性、有限分辨率、瞬间毛刺等非理想特性会对输出频谱产生主要影响。我们可通过选择高精度的D/A，以减小误差。 五、结语

该系统在设计时，采用的系统时钟等于参考时钟，初始相位为0。之后，我们在设计时可以根据需求利用PLL核倍频或分频，初始相位也可根据需要而设定。FPGA是现场可编辑门阵列，程序设计人员可根据项目的需求不断的修改程序，已达到预期的效果。

市场上目前利用专用 DDS 芯片开发的信号源比较多 ,它们输出频率高 、 波形好 、 功能也较多 , 但采用FPGA 设计的 DDS 信号源与之相比较 , 具有如下优势 : 专用 DDS 芯片实现的信号源需要微控制器的协助 ,才能发挥其优势；而基于 FPGA 的 DDS 信号源 , 可在一片 FPGA 芯片上实现信号源的信号产生和控制 ,并且只要改变存储波形信息的 ROM 数据 ,就可以灵活地实现任意波形发生[3]。我们可以根据需求选择合适的波形，设定合适的初始相位和系统时钟。此外就价格而言基于FPGA的DDS信号源并不比专用DDS芯片开发的信号源高很多，但它却可以实现很多复杂的功能。

[1] 张厥胜 , 曹丽娜. 锁相与频率合成技术[ M ] . 成都 : 电子科技大学出版社 , 1995 : 140 — 147 . [2] 刘晨 , 王森章. 直接数字频率合成器的设计及 FPGA 实现[J ] . 微电子与计算机 , 2004 , 21 ( 5) : 63-65 .

[3] 宋阳 , 孙肖子 , 仁爱锋. 基于 DDS 和 FPGA 的虚拟智能信号源的研究[J ] . 数据采集与处理 , 2001 , 16 ( 专辑) : 124 -126 .