图3.2.1 秒脉冲发生电路
555信号周期计算 其中R1=R2=48 KΩ,C=0.1uF,C1=10uF.因为T=(R1+2R2)C㏑2 ，算得T=1.008 s 下面是555的内部结构和引脚图：
图3.2.2 555内部结构及引脚图 555各引脚的具体功能如下：
1地GND 2触发 3输出 4复位 5控制电压 6门限(阈值) 7放电 8电源电压VCC 下表为555的功表：
9
表3.2.2 555定时器功能表
输入 阈值输入 6 X <2/3VCC >2/3VCC <2/3VCC
由图3.2.2不难证明表3.2.2的正确性，表中第一行说明555定时器的清零作用。4脚加入低电平，将对RS触发器直接置“0”。接在Rd端的三极管起跟随缓冲作用。
1 当TH高触发端6脚加入的电平大于
3VCC23VCC输出 复位 4 0 1 1 1 输出 3 0 1 0 不变 放电管T 7 导通 截止 导通 不变 触发输入 2 X <1/3VCC >1/3VCC >1/3VCC ，TL低触发端2脚的电平大于
时，比较器A1输出高电平，比较器A2输出低电平，触发器置“0”，放
23VCC1VCC电管饱和，7脚为低电平。
当TH高触发端加入的电平小于
，TL低触发端的电平大于3时，比较器A1输出低电平，比较器A2输出低电平，触发器状态不变，仍维持前一行的电路状态，输出低电平，放电管饱和，7脚为低电平。 2 1 当TH高触发端6脚加入的电平小于33VCCVCC，TL低触发端的电平小于
时，比较器A1输出低电平，比较器A2输出高电平，触发器置“1”，输
出高电平，放电管截止，7脚为高电平。因7脚为集电极开路输出，所以工作时应有外接上拉电阻，故7脚为高电平。
当从功能表的最后一行向倒数第二行变化时，电路的输出将保持最后一行的状态，即输出为高电平，7脚高电平。只有高触发端和低触发端的电平变化到倒数第三行的情况时，电路输出的状态才发生变化，即输出为低电平，7脚为低电平。
3.3 计时电路
3.3.1 计数器
10
在数字系统中使用的最多的时序电路要算是计数器了。计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。
计数器的种类非常多。如果按计数器中的触发器是否同时翻转分类，可以将计数器分为同步式和异步式两种。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转由先有后，不是同时发生的。在设计中我们选择的是同步加/减计数器74LS192。它是双时钟同步可逆计数器，是8421BCD码计数，其详细引脚图及功能表如下：
图3.3.1 74LS192引脚图
表3.3.1 74LS192功能表 输入 输出 LD CPU CPD D3 D2 D1 D0 Q3 Q2 Q1 Q0 CR 1 X X X X X X X O 0 0 0 0 0 X X d c b a d c b a 0 1 1 1 X X X X 保持 0 1 1 X X X X 加计数 0 1 1 X X X X 减计数 表中CR是清零端，LD是置数端，CPU是加计数时钟输入端，CPD是减计数时钟输入端，D3﹑D2﹑D1﹑D0DO都是计数器预置数输入端，Q3﹑Q2﹑Q1﹑Q0都是数据输出端，另外，C0是非同步进位输出端，BO是非同步借位端输出端。
11
3.3.2 计时电路的组成
设计中通过两片74LS192的级联来实现一个30进制的计数器。当低位片从0跳到9时，高位片进位加一，直到实现三十秒的计数功能。再者，因为要求中提到要求电路要实现倒数计时，所以74LS192的加计数器信号输入当应该加上无用性号（高电平）。计数电路的核心是置数部分。本设计中的30秒只需将两计数器的输入端分别置为0011和0000即可，采用同步置数的方式来实现30置数。因为74LS192是十进制的计数器，所以当倒计时为0时，计数器会跳到99，因此我们采用99置数来解决这个问题，最后让显示器停在30秒处。计数电路如下：
图3.3.2 计时电路
3.4 译码显示电路
3.4.1 七段发光二极管（LED）数码管
LED数码管是目前最常用的数字显示器，图4.4.1（a）及（b）所示为共阴管及共阳管的引脚功能图和电路。
一个LED数码管可用来显示一位(0～9)十进制数和一个小数点。小型数码管每段发光二极管的正向压降随显示光（通常为红、绿、黄、橙色）的颜色不同略差别，通常约为2~2.5V，每个发光二极管的点亮电流在5~10mA之间。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
12
相关推荐：
loading