通信原理实验
电子信息工程学院
学生： XX 学号： 指导教师： 王 琴 同组成员： 00 日期： 2014年11月 上课时间：星期 三 第 四 大节
码型变换
姓名： XX学号：122110XX 班级：通信120X 第九周 星期三 第四大节
得分 实验名称：
码型变换
一、 实验前的准备
1、预习实验指导书上的相关内容
2、根据书后目录确定本次实验需要操作的测试孔及其位置
3、了解HDB3编/解码原理（详细内容见“四、基本原理”部分） 4、理解定时提取的原理（详细内容见“四、基本原理”部分）
二、 实验目的
1、掌握HDB3编码规则、解码和解码原理
2、了解锁相环的工作原理与定时提取 3、了解输入信号对定时提取的影响 4、了解信号的传输时延
5、了解AMI/HDB3编译码集成芯片CD22103
三、 实验仪器
1、ZH5001A通信原理综合实验系统 一台
2、20 MHz双踪示波器 一台
四、 基本原理
1、 HDB3 编码规则
HDB3码全称三阶高密度双极性码，属伪三进制码。
主要是为了应对AMI码中连“0”过多不易提取缺点而对AMI码进行改进的结果。它的编码规则是：
1）当信息序列中出现四个连“0”码时，就产生一个“破坏点”V，即将第四个“0”码变为与前一非“0”符号同极性的符号，使码元极性交替变化规律遭到破坏。
2）为保证最终信号无直流产生，插入的破坏点之间也要保证极性交替变化。
3）当两规则冲突时，插入“补信码”B取得平衡。B插入的位置应该是交替变化规律被破坏的小节的第一位。 2、HDB3的译码
每个破坏点总与前一非“0”码元同极性。也就是说，从接收到的信号中找到破坏点V很容易，而V码及其前面三个码元必为连续的三个“0”，从而将恢复四个连“0”，再讲所有-1变为+1后即可得到原码。 3、编解码电路
编译码电路采用集成芯片CD22103实现HDB3的编码工作。同时电路中采用运放完成
1
对HDB3的输出进行电平变换，将输出变换为单极性或双极性码。其组成框图见（图1）。
TPD01 TPD02 UD01 编码 译码 TPD04 TPD03 UD02A TPD05 KD01 Dt 数据输入 M 数据输出跳线器 15 14 ● ● 双极性码电平 变换 UD02B ● ● KD02 跳线器 发时钟1-2 2-3 收时钟13 11 电平 变换 单极性码HDB3 跳线器 TPD07 KD03 AMI TPP01 TPD08 TPD06 模拟锁相环 （PLL） 256KHz 带通滤波器 位定时提取电路 图3.3.1 AMI/HDB3编译码模块组成框图 图1 为进行HDB3编码，应将CD22103的三号引脚接+5V；AMI编码则将其接地。在编码过程中，将NRZ码及时钟信号作为输入，CD22103将输出两路并行信号脚）和
?HDB3out（15号引
-HDB3out（14号引脚）。两信号均为半占空比的正脉冲信号，分别与AMI或HDB3
的正极性信号和负极性信号对应。两路信号经差分放大器后，得到AMI或HDB3编码。通
过运放构成的相加器，HDB3将为单极性。在译码时，需将AMI或HDB3码变换为两路信号分别送到CD22103的第11、13引脚，这一变换有双/单变换电路完成。 该模块内各点测试点的安排如下
（1） TPD01：编码输入数据（256kbps）。 （2） TPD02:256kHz编码输入时钟（256kHz）。 （3） TPD03：HDB3输出+。 （4） TPD04：HDB3输出-。
（5） TPD05：HDB3输出（双极性码）。 （6） TPD06：译码输入时钟（256kHz）。 （7） TPD07：译码输出数据（256kbps）。 （8） TPD08：HDB3输出（单极性码）。
3、定时提取
位定时提取电路采用锁相环方法。在系统工作中锁相环将接收端的256kHz时钟锁定在发端的256kHz的时钟上，来获得系统的同步时钟。该锁相环模块由锁相环，数字分频器，
2
相关推荐：
loading