（5）最后同学们根据一位全加器中例化语句的用法，用例化语句对顶层文件进行VHDL语言设计；为了加强对层次设计的理解，将其原理图设计给出如附录6：
（6）实验步骤：
（1）根据以上描述的4位十进制频率计的工作原理，并根据上图用例化语句写出频率计的顶层文件，并给出其测频时序波形及其分析。 （2）频率计设计硬件验证。编译、综合和适配频率计顶层设计文件，并编程下载进入目标器件中。如果目标器件是EPF10K10，建议选实验电路模式0，4个数码管显示测频输出；待测频率输入FIN由clock0输入，频率可选4Hz、256HZ...或更高；1HZ测频控制信号F1HZ可由clock2输入（用跳线选1Hz）。
实验六 七段数码管译码电路设计
实验七 八位数码扫描显示电路设计
实验八 用VHDL设计四位十进制频率计
1、实验目的
（1）熟练VHDL设计逻辑电路 （2）设计4为十进制频率计； （3）学习较复杂的数字系统设计方法。 2、实验内容
（1）按设计要求进行硬件验证； （2）编译、综合、和适配顶层设计文件 （3）编程下载至目标器件并测试；
（4）扩展为8位十进制频率计并优化侧频速度。 3、实验要求：
（1）能根据设计要求正确写出VHDL程序； （2）能正确分配I/O引脚
相关推荐：
loading