四位数值比较器

四 位 班级：姓名：学号：时间：数 值 比 较 器

电子信息工程（2）班 林贤款 Xb13610208 2015.12—2015.12

一、实验目的。

1、设计四位二进制码比较器，并在QuantusII上进行仿真。 2、掌握VHDL设计实体的基本结构及文字规则。

二、实验要求。

1、用VHDL语言编写四位二进制码 比较器的源文件； 2、对设计进行仿真验证；

三、实验原理。本实验实现要实现两个4位二进制码的比较

器。即当输入为两个4位二进制码

和

时,

输出为M（A=B）,G（A>B）和L（AB时，G处接的二极管亮；当A

四、实验器材。

1、EDA开发软件一台；

2、装有QuantusII软件电脑一台。

五、实验步骤。

1、打开软件。

快捷工具栏：提供设置（setting），编译（compile）等快捷方式，方便用户使用，用户也可以在菜单栏的下拉菜单找到相应的选项。

菜单栏：软件所有功能的控制选项都可以在其下拉菜单中找到。

信息栏：编译或者综合整个过程的详细信息显示窗口，包括编译通过信息和报错信息。

2、新建工程。

（1） 选择File菜单下New Project Wizard。 （2） 输入工作目录和项目名称。

（3） 加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入。 （4） 选择设计器件。

（5） 选择第三方EDA综合、仿真和时序分析工具。 （6） 建立项目完成，显示项目概要。

3、添加文件（file>new> VHDL file），新建完成之后要先保存。

4、编写程序（原程序如下a所述）。 5、检查语法（点击工具栏的这个按钮

)。