16K×1位、4K×4位的RAM芯片，画出CPU与存储器的连接图，要求：
（1）存储芯片地址空间分配为：0～8191为系统程序区；8192～32767为用户程序区。 （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。 (1)二进制地址码
(2)0～8191 为系统程序区，选用1 片8K×8 位ROM 芯片 8192～32767 为用户程序区，选用3 片8K ×8 位RAM 芯片。 (3)存储器片选逻辑图
2、1.设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如下图所示。其中有2K×8位、4K×8位、8K×8位、32K×8位的ROM芯片；1K×4位、2K×8位、8K×8位、16K×1位、4K×4位的RAM芯片，画出CPU与存储器的连接图，要求：
（1）存储芯片地址空间分配为：最小4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，与系统程序工作区相邻的是24K用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
(2)选出所用芯片类型及数量
最小4K 地址空间为系统程序区，选用1 片4K ×8 位ROM 芯片; 相邻的4K 地址空间为系统程序工作区，选用2 片4K ×4 位RAM 芯片 与系统程序工作区相邻的24K 为用户程序区，选用3 片8K×8 位RAM 芯片。 (3)CPU 与存储芯片的连接图如图所示
3、某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有端。CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/
和
信号控制
(访
(读/写)，
存)，要求：（1） 画出地址译码方案。（2） 将ROM与RAM同CPU连接。
4、设某计算机主存容量为64K×32位。要求完成以下设计内容： （1）画出主机框图（要求画到寄存器级）并指出图中各寄存器的位数；
（2）写出组合逻辑控制器完成STA X（X为主存地址）指令发出的全部微操作命令及节拍安排。
（3）若采用微程序控制，还需要哪些微操作？
5、已知待返回指令的含义如下图所示。写出机器在完成待反转指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排，如果采用微程序控制需增加哪些微操作命令？ 6、假设CPU在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1，分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。
相关推荐：
loading