电路系统原理框图如图1.3所示，其中FPGA完成整个测量电路的测试、控制、数据处理和显示输出FPGA完成各种测试功能;键盘控制命令通过一片74LS165并入串出移位寄存器读入FPGA，实现测频、测脉宽及测占空比等功能，从FPGA读回计数数据并进行运算，向显示电路输出测量结果;显示器电路采用七段LED动态显示，由8个芯片74LS164分别驱动数码管。电源部分 显示电路 键盘输入 时钟电路 F P G A 50MHZ 标准频率 被测信号整形电路 自校输入 图1.3系统顶层框图 系统的基本工作方式如下: 1）PO口是单片机与FPGA的数据传送通信口，P1口用于键盘扫描，实现各测试功能的转换;P2口为双向控制口。P3口为LED的串行显示控制口。系统设置5个功能键:占空比、脉宽、周期、频率和复位。 2）显示电路由8个数码管组成:7个LED数码管组成测量数据显示器，另一个独立的数码管用于状态显示。 3）测频标准频率50MHz信号由晶体振荡源电路提供。 4）待测信号经放大整形后输入FPGA的TCLK. 测频/测周期的实现： 1)令TF=O,选择等精度测频，然后在CONTRL的CLR端加一正脉冲信号以完成测试电路状态的初始化. 2)由预置门控信号将CONTRL的START端置高电平，预置门开始定时，此时由被测信号的上沿打开计数器CNT1进行计数，同时使标准频率信号进入计数器CNT2. 3）预置门定时结束信号把CONTRL的START端置为低电平(由单片机来完成)，在被测信号的下一个脉冲的上沿到来时，CNT1停止计数，同时关断CNT2对fs的计数。 4)计数结束后，CONTRL的EEND端将输出低电平来指示测量计数结束，单片机得到此信号后，即可利用ADRC(P 2.2) , A DRB(P 2.1) , A DRA(P 2.0) 分别读回CNT1和CNT2的计数值，并根据等精度测量公式进行运算，计算出被测信号的频率或周期值。 测量脉冲宽度的工作步骤如下: 1）向CONTRL2的CLR端送一个脉冲以便进行电路的工作状态初始化。 2）将GATE的CNL端置高电平，表示开始脉冲宽度测量，这时CNT2的输入信号为FSD. 3）在被测脉冲的上沿到来时，CONTRL2的PUL端输出高电平，标准频率信号进入计数器CNT2. 4）在被测脉冲的下沿到来时，CONTRL2的PUL端输出低电平，计数器CNT2被关断。 5）由单片机读出计数器CNT2的结果，并通过上述测量原理公式计算出脉冲宽度.CONTRL2子模块的主要特点是:电路的设计保证了只有CONTRL2被初始化后才能工作，否则PUL输出始终为零。 只有在先检测到上沿后PUL才为高电平，然后在检测到下沿时，PUL输出为低电平;ENDD输出高电平以便通知单片机测量计数已经结束:如果先检测到下沿，PUL并无变化;在检测到上沿并紧接一个下沿后，CONTRL2不再发生变化直到下一个初始化信号到来.占空比的测量方法是通过测量脉冲宽度记录CNT2的计数值N1，然后将输入信号反相，再测量脉冲宽度，测得CNT2计数值N2则可以计算出: 占空比= N1/（N1+N2）X 100 % 三、预计设计过程中可能遇到的问题以及解决的方法和措施 可能遇到的问题： 1）在接受信号脉冲时，有效脉冲不能使电路处于初始化 2）在低频率时候，脉冲会有衰减，使得测量不能够正常记数 3）单片机程序和FPGA语言程序无法完美结合 解决方法： 1）检查电路，并且及时调整输入脉冲 2）可以采用直接测量频率的方法 3）通过继续学习FPGA语言，使之能够与其他的程序达到完美结合 四、进度安排 顺序 1 2 3 4 5 6 7 8 阶段日期 2008.3.17至2008.3.30 2008.4.1至2008.4.15 2008.4.16至2008.4.30 2008.5.6至2008.5.9 2008.5.10至2008.5.25 2008.5.26至2008.6.5 2008.6.6至2008.6.18 2008.6.1至2008.6.27 计 划 完 成 内 容 查询与课题相关信息及资料 完成开题报告的书写 整理课题相关信息构建论文支架 硬件语言编写电路 系统仿真 写入芯片进行检测 完成论文书写 论文答辩 备注
相关推荐：
loading