计算机系统概论习题答案1答计算机系统由硬件和软件两大

第一章 计算机系统概论习题答案

1、答：

计算机系统由硬件和软件两大部分组成。

硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。

软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。 软件和硬件都很重要。

2、答：

从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持合执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持合执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。

3、答：

机器语言由0、1代码组成，是机器能识别的一种语言。汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。

4、答：

计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。

计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。

5、答：

特点是：

(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成 (2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访 (3) 指令和数据均可以用二进制代码表示

(4) 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置

(5) 指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定情况下，可根据运算结果或根据设定的条件改变执行顺序

(6) 机器以运算器为中心，输入输出设备与存储器的数据传送通过运算器。

6、答：

见下图 存储体 CU控 ACC MQ 制单元 I/O MAR IR ACC ALU PC X MDR CPU 主存储器

运算器用来完成算术和逻辑运算，并将运算的中间结果暂存再运算器内，它内部各部分用途如下： ACC：累加器，用于存放操作数，如被加数及和，被减数及差，乘积高位、被除数及系数等。 MQ：乘商寄存器，用于存放乘数及乘积地位、商。

X：操作数寄存器，用于存放加数、减数、被乘数、除数。 ALU：算逻部件，用来完成算术逻辑运算。

控制器用来控制，指挥程序和数据的输入，运行以及处理运算结果。它内部各部分用途如下：

CU：控制但愿，用来分析当前指令所需完成的操作，并发出各种微操作命令序列，用以控制所有被控对象。

PC：程序计数器，用来存放当前欲执行指令的地址，而且具有计数功能。 IR：指令寄存器，存放当前指令。

存储器：用来存放数据和程序。它内部各部分用途如下： MAR：存放欲访问的存储但愿和地址。

MDR：存放从存储体某但愿取出的代码或者准备往某存储单元存入的代码。 硬件的主要技术指标：

(1) 机器字长：指CPU一次能处理数据的位数，通常与CPU的寄存器位数有关

(2) 存储容量：包括主存容量和辅存容量，存放二进制代码的总数＝存储单元个数×存储字长 (3) 运算速度：主频、Gibson法、MIPS每秒执行百万条指令、CPI执行一条指令所需时钟周期数、FLOPS每秒浮点运算次数

7、答：

主机：中央处理器，CPU与主存储器合起来称为主机。 CPU：运算器合控制器合起来称为中央处理器。

主存：是存储器子系统的一类，用来存放程序合数据，可直接与CPU交换信息。 存储单元：由若干个连续的存储元件构成，是组成存储体的单位

存储(基)元：即存储元件，是构成存储单元的单位，每个存储(基)元只能寄存一位二进制代码0或1。 存储字：一个存储单元可存储一串二进制代码，称这串二进制代码为一个存储字。 存储字长：存储字所对应的二进制代码的个数称为存储字长。

存储容量：存储单元个数×存储字长，存储容量包括主存容量合辅存容量。 机器字长：指CPU一次能处理数据的位数，通常与CPU寄存器位数有关。

指令字长：一条指令在计算机中用一串二进制代码表示，此二进制代码的个数称为指令字长。

8、答：

CPU: central processing unit 中央处理器 PC: program counter 程序计数器

IR: instruction register 指令寄存器 CU: control unit 控制单元

ALU: arithmetic logic unit 算术逻辑运算单元 ACC: accumulator 累加器

MQ: multiplier-quotient register 乘商寄存器 X: 操作数寄存器

MAR: memory address register 存储器地址寄存器 MDR: memory data register 存储器数据寄存器 I/O: input/output equipment 输入与输出设备

MIPS: million instruction per second 每秒执行百万条指令 CPI: cycle per instruction 执行一条指令所需的时钟周期数

FLDPS: floating point operation per second 每秒浮点运算次数来衡量运算速度。

9、答：

主要有以下步骤： (1) 取X到ACC (2) 加1存于ACC

(3) 除2存于MQ，又[MQ]→主存单元m (4) 取X到ACC

(5) 将y1从m中取出，执行[m]→X，[ACC]÷[X]→MQ，得x/yn (6) [MQ]→ACC，执行yn＋x/yn，即[ACC]＋[X]→ACC (7) 除2得结果于MQ，又[MQ]→ACC，[MQ]→m

(8) [ACC]－[X]→ACC，然后判断[ACC]与ε的大小，若|[ACC]|≦ε则到(9)，否则返回(5) (9) 打印[m] (10) 停机

10、答：

在取指阶段从存储器取出的信息即为指令，在执行阶段从存储器取出的信息为数据。

第三章 系统总线习题部分答案

1、答：

① 总线是连接多个部件的信息传输线，是个部件共享的传输介质。

② 总线传输特点：在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息。

③ 为减轻总线上的负载，各种I/O设备要通过I/O接口接在总线上，而且还要通过三态门挂在总线上，没有数据交换时置成高阻态。

2、答：

①分类：按数据传输方式，可分为并行传输总线和串行传输总线。 按使用范围，可分为计算机总线，控制总线，网络通信总线。 按连接部件，可分为片内总线，系统总线，通信总线。

②系统总线指CPU，主存，I/O各大部件之间的信息传输线，按系统总线传输信息的不同，分为数据总线，地址总线，控制总线。

数据总线：用来传输各功能部件之间的数据信息，是双向传输总线，其位数与机器字长，存储字长有关，一般为8位，16位或32位。

地址总线：用来指出数据总线上的源数据或目的数据在贮存单元的地址，是单向传输的，其位数与存储单元的个数有关（几次幂的关系）

控制总线：用来发出各种控制信号的，对任意控制线，是单向的；对与机器字长，存储字长，存储单元无关系。

3、答：

常用的总线结构有单总线结构，双总线结构，三总线结构，四总线结构。

① 单总线结构：将CPU，主存，I/O设备都挂在一组总线上，允许I/O之间或I/O与主存之间直接交换信息。因为所有的传送都通过这组共享总线，极易形成计算机系统的瓶颈，不允许两个以上部件在同一时刻向总线传输信息，必然会影响系统工作效率的提高，其结构图见课本图3.2ISA.EISA总线是单总线结构

② 双总线结构：双总线结构的特点是将速度较低的设备从总线上分离出来，形成主存总线与I/O总线分开的结构，见课本图3.5。途中通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，使其对I/O设备具有统一管理的功能，系统的吞吐能力可以相当大。如果将不同速率的I/O设进行分类，然后将它们连接在不同的通道上，将成为总线结构。

③ 三总线结构：图3.6：主存总线用于CPU与主存间的传输；I/O总线供CPU与各类I/O之间传递信息，DMA总线用于高速外设（磁盘，磁带等）与主存之间直接交换信息。图3.7:处理器于高速缓冲存储器Cache之间怎叫一条局部总线，Cache可以通过系统总线与主存传输信息，I/O 与主存之间也不必通过CPU。还有一条扩展总线，可以支持相当多的I/O设备。

④四总线结构（见图3.8）在三总线基础上，增加一条与计算机系统机密相连的高速总线，这种结构对高速设备而言，其自身的工作可以很少依赖处理器，同时他们又比扩展总线上的设备更贴近处理器。

4、答：

① 如多个主设备同时要使用总线时，就由总线控制器的判优，仲裁逻辑按一定的优先级顺序，确定那个主设备能使用总线，只有获得总线使用权的主设备才能开始传送数据。

② 常见的集中式总线控制有三种

⑴ 链式查询：其特点是只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感。

⑵ 计数器定时查询：其特点是，计数可以从“0”开始，此时设备的优先次序是固定的，计数也可以从终止点开始，既是一种循环方式，此时设备使用总线的优先级相等，计数器的初始值还可以由程序设置，故优先次序可以改变。此外，对电路故障不如链式查询方式敏感，但增加了主控线数，控制也较复杂。

⑶ 独立请求方式：其特点是：响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多，总线控制更复杂。

③ 独立请求方式响应时间最快，链式查询对电路故障最敏感。

第四章 存储器习题部分答案

1、答：

主存：与CPU直接交换信息，用来存放数据和程序的存储器。

辅存：主存的后援存储器，用来存放当前暂时不用的程序和数据，不予CPU直接交换信息。

CACHE：为了解决CPU和主存的速度匹配，提高访存速度的一种存储器，它设在主存与CPU间，起缓冲作用。

RAM：可读可写存储器，是随机存取的，在程序执行过程中既可读出也可写入，而且存取时间与存储单元所在位置无关。

SRAM：静态RAM，以触发器原理寄存信息。 DRAM：动态RAM，以电容充放电原理寄存信息。

ROM：只能对其存储的内容读出，而不能对其写入的只读存储器。 PROM：可实现一次性编程的只读存储器。

EPROM：可擦洗可编程的只读存储器，用紫外线照射进行擦写。 EEPROM：用电气方法进行擦写的可擦洗可编程的只读存储器。 CDROM：只读型光盘，此中光盘内数据程序由厂家事先写入，用户只能读出，不能修改或写入新的内容。 Flash Memory：快擦型存储器，是性能价格比号，可靠性高的可擦写非易失型存储器。

2、答：

计算机中有以下部件可以存储信息：寄存器、缓存、主存、磁盘、磁带等。 速度上：寄存器>缓存>主存>磁盘>磁带 容量上：寄存器<缓存<主存<磁盘<磁带 价格/位：寄存器>缓存>主存>磁盘>磁带

3、答：

(1) 存储器的层次结构主要体现在：缓存－主存和主存－缓存这两个存储层次上。

(2) 从CPU的角度来看，缓存－主存这一层次的速度接近于缓存，高于主存，其容量和位价却接近于主存。从主存－缓存这一层次，其速度接近于主存，容量接近辅存，平均位价也接近于辅存，从而解决了速度、容量、成本这三者间的矛盾。

(3) 主存与缓存之间的数据调动是由硬件自动完成的，CPU不能直接访问辅存，辅存只能与主存交换数据，他们之间的信息调动均由硬件和操作系统来实现。

4、答：

存取周期：是指存储器进行连续两次独立的存储器操作（如连续两次读操作）所需的最小间隔时间。 存取时间：是指启动一次存储器操作（读或写）到完成该操作所需的全部时间。 由概念可知，这两个概念是有很大区别的，通常存取周期大于存取时间。

5、答：

(1) 存储器带宽：每秒从存储器进出信息的最大数量。 (2) 带宽＝32bit/200ns＝160M位/秒

7、答：