毕业设计（论文）
题 目 基于FPGA的函数信号发生器设计 系 （院） 专 业 班 级 学生姓名 学 号 指导教师 职 称
物理与电子科学系 电子信息科学与技术
独 创 声 明
本人郑重声明：所呈交的毕业设计(论文)，是本人在指导老师的指导下，独立进行研究工作所取得的成果，成果不存在知识产权争议。尽我所知，除文中已经注明引用的内容外，本设计（论文）不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体均已在文中以明确方式标明。
本声明的法律后果由本人承担。
作者签名: 二〇一三年六月十八日
毕业设计（论文）使用授权声明
本人完全了解关于收集、保存、使用毕业设计（论文）的规定。 本人愿意按照学校要求提交学位论文的印刷本和电子版，同意学校保存学位论文的印刷本和电子版，或采用影印、数字化或其它复制手段保存设计（论文）；同意学校在不以营利为目的的前提下，建立目录检索与阅览服务系统，公布设计（论文）的部分或全部内容，允许他人依法合理使用。
（保密论文在解密后遵守此规定）
作者签名: 二〇一三年六月十八日
本科毕业设计（论文）
基于FPGA的函数信号发生器设计
摘 要
函数信号发生器在教学、通信、测量等领域是非常重要的的工具。制作噪声低、频率变换快和分辨率高的信号发生器已引起了现科学界越来越浓厚的兴趣。由于直接数字频率合成技术（DDS）的各种优点，因此带来了电子科学界频率合成的革命。
本设计主要讨论了如何利用FPGA来实现一个DDS系统，该系统以FPGA为核心的硬件结构来实现，使用Altera公司的Cyclone II系列开发板。通过对时钟信号进行分频和相位累加，对输出的波形进行调用LPM-ROM存储，再经高速D/A转换，低通滤波器后输出函数信号。通过对Quartus II开发工具的VHDL的编写，电路的连接，时序仿真进行了研究。而且利用ModelSim进行更精确地仿真。仿真通过后，形成顶层文件得以完成对系统的全面布局，最后将软件硬件互相结合，下载到开发板FPGA芯片上进行硬件调试。利用变化的八位控制字实现了正弦波、三角波、方波在1Hz-10MHz的可调输出，利用除法器控制实现波形在0-5V的幅度调节。
关键词：现场可编程门阵列；直接数字频率合成技术；VHDL语言；数模转换
I
本科毕业设计（论文）
FPGA-based Function Signal Generator Design
Abstract
Function generator is a very indispensable tool in communications, measurement, teaching and other fields. So production frequency switching, high resolution and low noise signal generator function has caused growing interest in the scientific community. Because of the Direct Digital Synthesis (DDS) technology has many advantages, the scientific community has brought a revolution frequency synthesizer.
This design focus on how to use the FPGA to implement a DDS system, which is the core of the FPGA hardware architecture to achieve, using Altera's Cyclone II development board series. Through the clock signal frequency and the phase accumulator, the output waveform is stored, and then the D/A converter, the output low-pass filter function signal. Through the Quartus II development tools to write VHDL, circuit connection, timing simulation were studied. And the use of more accurate simulation with ModelSim. Through simulation, the formation of the top-level file system to complete the overall layout, and finally the combined hardware and software, downloaded to the FPGA chip development board for hardware debugging. Use changes in eight control words to achieve a sine wave, triangle wave, square wave at 1Hz-10MHz adjustable output, the waveform using the divider control the magnitude of the 0-5V regulator.
Keywords:Field-Programmable Gate Array;Direct Digital Synthesizer; Very-High-Speed Integrated Circuit HardwareDescription Language; Digital to analog converter
II
本科毕业设计（论文）
目 录
引 言 ................................................................................................................................. 1 第一章 DDS技术与原理 .................................................................................................. 2 1.1 DDS相关技术 .............................................................................................................. 2 1.2 DDS的基本原理 .......................................................................................................... 2 第二章 FPGA及编程环境 ............................................................................................... 4 2.1 FPGA的基本原理 ........................................................................................................ 4 2.2编程软件—Quartus II ................................................................................................... 5 第三章 系统方案论证 ....................................................................................................... 6 3.1系统总体方案设计 ....................................................................................................... 6 3.2系统方案论证与选择 ................................................................................................... 7 3.2.1总体方案论证与比较 ................................................................................................ 7 3.2.2 DDS模块方案论证 ................................................................................................... 8 3.2.3数据存储方案论证 .................................................................................................... 8 3.2.4键盘/显示方案论证 ................................................................................................... 8 3.2.5数模转换方案论证 .................................................................................................... 9 3.2.6滤波方案论证 ............................................................................................................ 9 第四章 DDS的FPGA实现 ........................................................................................... 10 4.1主程序流程图 ............................................................................................................. 10 4.2各单元内部模块设计 ................................................................................................. 11 4.2.1分频模块的设计 ...................................................................................................... 11 4.2.2累加器模块的设计 .................................................................................................. 12 4.2.3波形存储模块的设计 .............................................................................................. 13 4.2.4幅度调节的设计 ...................................................................................................... 13 4.2.5 mif文件设计 ............................................................................................................ 14 第五章 信号理论与仿真分析 ......................................................................................... 15 5.1信号理论分析 ............................................................................................................. 15 5.2 Quartus II信号仿真分析 ............................................................................................ 16
i
相关推荐：
loading