② 输入信号J、K为0或1。
③ 输入单脉冲时钟CP，观察在CP为0、↑、1、↓时触发器Q端状态的变化。
表2-4 负边沿JK触发器逻辑功能分析、测试表
输 入 异步 控制 现 态 次 态 分 析 测 试 Q n+1 SD RD J K × × × × CP × × Q n × × Q n+1 0 1 1 1→0→1 1 0 1→0→1 0 1 0 0 1 1→0→1 1 1→0→1 1 0 1→0→1 1 1→0→1 实验 结论 1 1→0→1 1 1 1 0 1 1 1→0→1 1 同 步 控 制 0 1 0 1 0 1
5、 负边沿JK触发器构成T′触发器的分析测试
写出图2-5 由JK触发器构成的T′触发器的次态逻辑表达式，填入表2-5。
用双JK触发器74LS112一片 ，在数字电路学习机上合适的位置选取一个16P插座，按定位标记插好集成块，选用其中的一个JK触发器按图2-5连接构成T′触发器。文档来源网络及个人整理,勿用作商业用途 时钟CP输入端接脉冲信号源输入连续脉冲信号及示波器，输出端Q接示波器，观测输出、输入波形，画在表2-5中，并说明触发边沿及输出、输入波形之间的频率关系。文档来源网络及个人整理,勿用作商业用途 6 / 8
+5VSD+5VCP1kHz4SJ1J31K1K2R＞C1Q5 1 74LS1122Q615RD+5V
图2-5 JK触发器构成T′触发器的测试电路
表2-5 负边沿JK触发器构成T′触发器的分析、测试表
次态逻辑表达式 实 验 结 论 实 验 测 试 波 形 CP Q 六、注意事项
1、按定位标记将集成块插入插座时，先将引脚对准插孔的位置然后再插牢，以防止器件的引脚弯曲或折断。
2、实验测试电路中，没有画出电源引脚、接地引脚。 3、接线及改变接线时，必须关闭电源。
4、集成芯片中不使用的触发器，其置位端、复位端、信号输入端、时钟脉冲输入端、输出端悬空开路处理。 七、思考题
1、各类触发器的逻辑功能、触发方式及动作特点。 2、触发器逻辑功能的各种表示方法。 3、触发器异步输入端的作用是什么？
4、具有异步复位端RD和异步置位端SD的触发器，当触发器处于受CP脉冲控制的情况下工作时，这两端所加的信号应该是什么？ 文档来源网络及个人整理,勿用作商业用途 5、设D触发器的初态为Q ，将该触发器的Q输出端连接到D输入端，当CP脉冲到来时，触发器的次态Qn?1n是什么？
6、当输入J = K = 1时，JK触发器所具有的功能是是什么？
7、CP有效时，若JK触发器状态由0变为1，则此时的输入J、K应该是什么？ 8、为什么不能用逻辑电平开关作为触发器的CP时钟脉冲输入信号源？
7 / 8
9、分析实验中所用测试方法并提出改进方案。 八、实验报告要求
1、简述实验原理，画出各实验测试电路，按实验内容填写各数据表格。 2、整理实验数据，分析实验结果与理论是否相符合？ 九、预习要求
1、所用触发器的逻辑符号、特性方程、特性表、触发方式及动作特点。 2、所用触发器的引脚排列。
3、在Multisim中分别组成前述各实验电路，仿真测试，记录数据。
8 / 8
相关推荐：
loading