实验六MSI时序逻辑器件应用

实验六MSI时序逻辑器件应用

学院：信息学院 专业：通信工程 指导教师：官铮 姓名：刘中艳 学号：20081910043 成绩:

一、 实验目的

1、 熟悉MSI时序器件74LS160、74LS194的逻辑功能和使用方法 2、 掌握MSI时序逻辑电路的分析方法

二、 实验器材

1、 直流稳压电源、数字逻辑电路实验箱、万用表、示波器 2、 74LS00、74LS48、74LS160、74LS194

三、 实验内容和步骤

1、 数码显示电路

最常见的数码显示器件是七段数码管，如图5-1（a）所示。它内部是制作成条状的LED，分段编号后然后按8字段排列起来。实验中使用共阴极的数码管，它的内部如图5-1（b）所示，LED的负极连成一起作为电流流出的公共端COM，各LED的正极则是流入端。在需要发光的LED中流过适当强度的电流，就会显示出所需的字形。 74LS48是专门设计用来译码/驱动共阴极数码管的TTL芯片，它输入是8421BCD码，输出则译码为数码管字段编码a~g，并且具有直接驱动数码管的能力（高电平）。74LS48与数码管的连接关系如图5-2所示。图中虚线框内的部分已经在实验板上接好，无需再搭建，但留出了字段编码a~g及小数点dp的输入端A~G和DP。如图连接74LS48芯片，把芯片的输出端a~g对应连接到数码管部分的输入端A~G，可以按十进制数字0~9的形式显示8421编码（对大于9的编码如何显示？）。 注意，一片74LS只能驱动一只（或称一位）七段数码管。

如图建立实验电路，试试吧！显示电路完成后先保留好，不要拆掉，因为在实验的其他地方要使用到。

1

实现的逻辑功能：

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 由7448真值表可获知7448所具有的逻辑功能： （1）7段译码功能（LT=1，RBI=1）

在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。 （2）消隐功能（BI=0）

此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。 （3）灯测试功能（LT = 0）

此时BI/RBO端作为输出端， 端输入低电平信号时，表1最后一行，与 及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。

（4）动态灭零功能（LT=1，RBI=1）

此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位。

2

2、同步十进制计数器 （1）、与74LS161类似，MSI同步十进制计数器74LS160可以实现74LS161几乎所有的逻辑功能。两者之间不同仅在于：74LS161是二进制计数，而74LS160是十进制（BCD码）计数。其它诸如预置数、异步清零、计数保持等功能完全相同。关于74LS161详细的逻辑功能请参考相关资料，此处不再赘述。

用74LS160和74LS48建立如图5-3所示的实验电路（74LS160引脚编号旁边标注的是对应引脚的逻辑名称之别名）。

计数器的时钟脉冲输入端CP接单脉冲，进位输出端Oc、计数器输出端

QD、QC、QB、QA各接一个LED，并且最好按照从左到右的顺序排列（为什么？）。让

74LS160从QDQCQBQA=0000（十进制数“0”）开始工作(如何做到？），按动单脉冲按钮逐个送入计数脉冲以及输出端Oc、QD、QC、QB、QA的状态变化和数码管显示的数字（应于时钟脉冲数相等）。送入第十个脉冲时，计数器应当回复到全0状态。整理结果，画出74LS160的计数时序波形。

功能表：

3

电路图：

3、双向移位寄存器 （1）、图5-5所示的基础双向移位寄存器74LS194的逻辑功能测试图，同样在芯片引脚编号旁边标注了引脚逻辑功能的别名（没有标注的即为暂无别名）。74LS194的逻辑功能较为复杂，实验中使用的逻辑开关较多，建议所用逻辑开关的排列顺序与与原理图中的顺序相同，以便于操作记忆。

关于74LS194详细的逻辑功能请参阅相关资料，此处不再赘述。

如图建立实验电路，模式选择输入端s1、s0、清零输入端Cr（也就是CLR端）、移为方向控制端SR、SL分别接到五只逻辑开关，时钟脉冲输入端CP（也就是CLK端）接到单脉冲 ，在并行数据输入端D3~D0（也就是图中的

DC

端)上加载数据

D3D2D1D0=1011。寄存器输出端Q3~Q0（也就是图中的QDQCQBQA端）分别接到四只

LED。

先将74LS194的计数清零，用同步置数功能，将输出端Q3~Q0置为并行输入数据1011。改变并行数据，重复一次实验，记录实验过程和结果。

将计数清零，用右移功能，用4个单脉冲，将输出端Q3~Q0按0000→0001→0010→0101→1011的顺序最终得到Q3Q2Q1Q0=1011的状态，记录过程和结果。

第三次将计数清零，用左移功能，用4个单脉冲，将输出端Q3~Q0按0000→1000→1100→0011→1011的顺序最终得到同样的Q3Q2Q1Q0=1011的状态，记录过程和结果。

最后，验证74LS194的计数功能，说明它的计数工作过程的特性。（对74LS194的数据保持功能，你能验证码？）

4

功能表：

Cr S1 S0 CP SL SR D0 D1 D2 D3 0 X X X X X X X X X 1 0 0 X X X X X X X 1 0 1 ↑ X SR X X X X 1 1 0 ↑ SL X X X X X 1 1 1 ↑ X X a b c d 1 X X 0 X X X X X X n?1n?1n?1 Q1n?1 Q2 Q3 Q00 0 0 0 保 持 nnn Q1 Q2 SR Q0nn Q1n Q2 Q3 SL a b c d 保 持

5