可编程硬件描述语言VHDL Quartus三八译码器源代码

VHDL Quartus三八译码器源代码

--3线-8线译码器

--输入三位二进制码，输出8位信号 --输入选项

--数据输入：A、B、C-->DATAIN(2 DOWNTO 0)

--数据输出：Q0、Q1、Q2、Q3、Q4、Q5、Q6、Q7-->DATAOUT(7 DOWNTO 0) ------------------------------------------------------------- LIBRARY IEEE;

--调用库 --库文件

USE IEEE.STD_LOGIC_1164.ALL;

------------------------------------------------------------- ENTITY threetoeight IS

PORT( DATAIN : IN STD_LOGIC_VECTOR(2 DOWNTO 0);

--数据输入

DATAOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );--数据输出 END ENTITY threetoeight;

--结束实体

------------------------------------------------------------- ARCHITECTURE BEHAVE OF threetoeight IS BEGIN

--结构体

--不能漏掉

PROCESS (DATAIN) BEGIN

--数据输入

--开始，不能漏掉

--情况判定

CASE DATAIN IS

WHEN \

WHEN \ WHEN \ WHEN \ WHEN \ WHEN \ WHEN \ WHEN \

WHEN OTHERS =>null ; END CASE; END PROCESS; END BEHAVE;