显示存储器单元的每位数据与LCD 每点的像素状态 1/0 完全一致（0=灭，1=亮）。
图6.1 128x64 点阵图形液晶模块方框示意图 1.128x64 点阵图形液晶模块特性
1.+5V 电压，反视度（明暗对比度）可调整。 2. 背光分为两种：（EL 冷光）背光和LED 背光。
3.行驱动：COM1~COM64（或X1~X64）为行位址，由芯片HD61203 做行驱动。
4.列驱动：Y1~Y128（或SEG1~SEGl28）为列位址，由两颗芯片HD61202 驱动，第一颗芯片U2 驱动Y1~Y64，第二颗芯片HD61202 驱动Y65~Y128。
5.左半屏/右半屏控制由CS1/CS2 片选决定。CS1=1、CS2=0 时，IC2选中，IC3 不选中，即选择左半屏；CS1=0、CS2=1 时，IC3 选中，IC2 不选中，即选择右半屏。
6.列驱动器HD61202 有512Byte 的寄存器，所以IC2 和IC3 加起来共有1024Byte 寄存器。
2.128x64 点阵图形液晶模块引脚及功能 1 脚（Vss）：接地。
2 脚（Vdd）：电源5V±5%。 3 脚（VO）：反视度调整。
4 脚（D/I）：寄存器选择。1：选择数据寄存器；0：选择指令寄存器。
5 脚（R/W）：读/写选择。1：读；0：写。
6 脚（E）：使能操作。1：LCM 可做读写操作；0：LCM 不能做读写操作。 7 脚（DB0）：双向数据总线的第0 位。 8 脚（DB1）：双向数据总线的第1 位。 9 脚（DB2）：双向数据总线的第2 位。 11 脚（DB3）：双向数据总线的第3 位。 11 脚（DB4）：双向数据总线的第4 位。 12 脚（DB5）：双向数据总线的第5 位。 13 脚（DB6）：双向数据总线的第6 位。 14 脚（DB7）：双向数据总线的第7 位。
15 脚（CS1）：左半屏片选信号。1：选中；0：不选中。 16 脚（CS2）：右半屏片选信号。1：选中；0：不选中。 17 脚（RST）：复位信号，低电平有效。 18 脚（VEE）：LCD 负压驱动脚（-10~18V）。 19 脚（NC）：空脚（或接背光电源）。 20 脚（NC）：空脚（或接背光电源）。 3. 128x64 点阵图形液晶模块的内部结构
图6.2 128x64点阵图形液晶模块的内部结构
128x64 点阵图形液晶模块的内部结构可分为三个部分：LCD 控制器，LCD 驱动器，LC显示装置，如图4.2 所示。应注意的是，无背光液晶模块同EL、LED 背光的液晶模块内部结构有较大的区别，特别注意第19、20 脚的供
电来源及相关参数。LCD 与MCU 之间是利用LCD的控制器进行通信。 点阵图形液晶128x64 分行列驱动器，HD61203 是行驱动器，HD61202 是列驱动控制器。HD61202、HD61203 是点阵图形液晶显示控制器的代表电路。熟知HD61202、HD61203将可通晓点阵图形液晶显示控制器的工作原理。附图1 为128X64 点阵图形液晶的显示位置和RAM 显示存储器映射图。
图6.3 128X64点阵图形液晶的显示位置和RAM 显示存储器映射图 6.2 图形式液晶显示控制及驱动器HD61202 6.2.1 HD61202特点
1.图形 LCD 列驱动器组成显示RAM 数据。
2.像素点亮/熄灭直接由内部RAM 显示存储器单元。RAM 数据单元为“1”时，对应的像素点亮；RAM 数据单元为“0”时，对应的像素点灭。 3.内部 RAM 地址自动递增。
4.显示RAM 容量达512Bytes（4096Bits）。 5. 8 位并行接口，适配M6800 时序。 6.内部LCD 列驱动电路为64 路。
7.简单而较强的指令功能，可实现显示数据读/写、显示开/关、设置地址、设置开始行、读状态等。
8. LCD 驱动电压范围为8~17V。 9.100 脚扁平塑料封装（FP-100）。
6.2.2 HD61202硬件工作原理
HD61202 的内部组成结构如图4.4所示。图4.4为HD61202 的引脚图。
图6.4 HD61202 的内部组成结构 1. 内部组成结构 （1）I/O 缓冲器
I/O 缓冲器为双向三态数据缓冲器。是HD61202 内部总线与计算机总线连接部。其作
用是将两个不同时钟下工作的系统连接起来，实现通讯。I/O 缓冲器在三个片选信号/CS1、
/CS2 和CS3 组合有效状态下，I/O 缓冲器开放，实现HD61202 与计算机之间的数据传递。
当片选信号组合为无效状态时，I/O 缓冲器将中断HD61202 内部总线与计算机数据总线的
联系，对外总线呈高阻状态。 （2）. 输入寄存器
输入寄存器用于暂时储存要写入显示RAM（显示存储器）的资料。因为数据是由MCU
写入输入寄存器，然后再由内部处理后自动地写入显示存储器内。当CS=1，D/I=1，且R/W=1
时，数据在使能信号E 的下降沿被锁入输入寄存器。 （3）. 输出寄存器
相关推荐：
loading