电子系统设计自动化

学习中心/函授站_

姓 名 学 号

西安电子科技大学网络与继续教育学院

2012学年下学期

《电子系统设计自动化》期末考试试题

（综合大作业）

题号 题分 得分

考试说明：

1、大作业于2012年12月21日下发，2013年1月12日交回； 2、考试必须独立完成，如发现抄袭、雷同均按零分计； 3、答案须手写完成，要求字迹工整、卷面干净。

一、填空题（每题2分，合计20分） 1、VHDL的信号（SIGNAL）是一种数值容器，不仅可以容纳 ，也可以保持______。 2、常数（CONSTANT）是程序中的一个______的值，一般在_______声明。

3、 和 是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。 4、层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。先从底层的电路设计开始，然后在_______的设计中逐渐调用_______的设计结果，直至实现系统电路的设计。

5、VHDL的操作符包括 、 、 和 四类。

6、若在MAX+plus II集成环境下，执行原理图输入设计法，应选择_______方式。 7、\\maxplus2\\max2lib\\mf是_______元件库，包括加法器、编码器、译码器、计数器、移位寄存器等74系列器件。

8、图形文件设计结束后一定要通过_______，检查设计文件是否正确。 9、仿真也称为__ _____，是对电路设计的一种间接的检测方法。

10、EDA工具大致可以分为______、______、______、______以及______等5个模块。 二、选择题（每题2分，合计20分） 1、将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为（ ）。

A．设计输入 B．设计输出 C．仿真 D．综合

2、一般把EDA技术的发展分（ ）个阶段。

A．2 B．3 C．4 D．5 3、AHDL属于（ ）描述语言。

第 1 页 （共 2 页）

一 20 二 20 三 20 四 20 五 20 总分 A．普通硬件 B．行为 C．高级 D．低级 4、VHDL属于（ ）描述语言。

A．普通硬件 B．行为 C．高级 D．低级

5、包括设计编译和检查、逻辑优化、适配和分割、布局和布线、生成编程数据文件等操作的过程称为（ ）。

A．设计输入 B．设计处理 C．功能仿真 D．时序仿真

6、在设计输入完成之后，应立即对设计文件进行（ ）。 A．编辑 B．编译 C．功能仿真 D．时序仿真 7、基于硬件描述语言HDL的数字系统设计目前最常用的设计方法称为（ ）设计法。 A．自低向上 B．自顶向下 C．积木式 D．顶层

8、在EDA工具中，能将硬件描述转化为硬件电路的重要工具软件为（ ）。 A．仿真器 B．综合器 C．适配器 D．下载器

9、在EDA工具中，能完成在目标学习台器件上布局布线软件称为（ ）。 A．仿真器 B．综合器 C．适配器 D．下载器 10、VHDL常用的库是（ ）标准库。

A．IEEE B．STD Ｃ．WORK D．PACKAG 三、名词解释（每题4分，合计20分） 1、UART 2、HDL 3、IEEE 4、ASIC 5、EAB

四、简答题（每题5分，合计20分）

1、传统设计方法和EDA设计方法的主要的不同点？ 2、现代数字系统常用设计方法有哪些？

3、说明VHDL语言中Signal与Variable的区别？

4、PLD器件的编程模式可以分为哪两大类。两大类的特点是什么？ 五、设计题（每题10分，合计20分） 1、采用VHDL语言描述该电路

2、试编写下降沿触

发的D触发器的VHDL语言程序。

第 2 页 （共 2 页）