计算机组成原理课件r3

存储元阵列信号线：

? 地址线：A0~A5, 容量26=64个存储单元 ? 数据线：I/O0~I/O3 4位字长 ? 控制线：R/W

读写过程：地址信号——控制信号——数据信号

3.2.2 基本的SRAM逻辑结构

以下图中的SRAM逻辑结构加以说明。

存储体：256*128*8位 地址线：

? A0~A7:行地址 ? A8~A14:列地址

注：行列双译码可减少地址选择线的数量。

数据线：I/O0~I/O7 控制线（控制信号）：

? CS:片选信号

? OE:读出使能信号 ? WE:读写信号

读写过程：地址信号——控制信号——数据信号 逻辑图：P67 图3.3 b

3.2.3 读/写周期波形图 1. 读周期

注意：图中未画出WE，该信号应保持高电平 2. 写周期

说明：主要关心各信号的有效顺序。

例如：P70 例1