基于Matlab和FPGAD的FTR数字滤波器的设计

s2(9 DOWNTO 1)<=Din; s2(0)<='0';

if Din(8)='0' then

s3<=('0'&s1(12 downto 1))+(\

else

s3<=('1'&s1(12 downto 1))+(\

end if;

end process;

P2: PROCESS(clk) BEGIN

if clk'event and clk='1' then Dout<=s3; end if;

END PROCESS; END a;

5.1.4.4 乘法器的模块图

图十八 乘法器模块图

5.1.4.5 乘法器的波形仿真

图十九 乘法器波形仿真

5.2 FIR滤波器整体电路仿真结果

5.2.1、设定输入信号

根据设计要求，输入信号范围是：

[±99，0，0，0， ±70，0，0，0， ±99，0，0，0， ±70，…] 我们任意设定输入信号为：

17

X＝[99，0，0，0，70，0，0，0，99，0，0，0，70，0，0，0，99，0，0，0，70，0，0，0，99，0，0，0，70，0，0，0]

5.2.2、输出信号理论值

由FIR数字滤波器的公式

结论验证：

图二十 实验结果

六．心得体会

随着公元的第二十一个世纪的到来，今天我们进入了一个科技日新月异的时代。在现代电子数字系统中，滤波器都以一个不可缺少的身份出现。其中，FIR数字滤波器又以其良好的线性特性被广泛和有针对性的大量使用。众所周知，灵活性和实时性是工程实践中对数字信号处理的基本要求。在以往使用的各种滤波器技术中，不难发现有许许多多的问题。但是，随着现代计算机技术在滤波问题上的飞跃，派生出一个全新的分支——数字滤波器。利用可编程逻辑器件和EDA技术，使用FPGA来实现FIR滤波器，可以同时兼顾实时性和灵活性。基于FPGA的FIR数字滤波器的研究势在必行

七．参考文献

[1]Uwe Meyer—Baese．Digital Signal Processing with FieldProgrammable

18

Gate Arrays．Tsinghua University Press,2006．

[2]Sanjit K Mitra．Digital Signal Processing：A Computer—Based Approach．Tsinghua University Press,2004．

[3]Michael D Ciletti．Advanced Digital Design with the VerilogHDL[M]． Publishing House of Electronics Industry，2007．

[4]程佩清．数字信号处理教程[M]．北京：清华大学出版社，2003．

[5]郭晓宇．基于FPGA实现FIR数字滤波器的研究[D]．武汉：武汉大学，2004．

19