正交频分复用解调电路设计

桂林电子科技大学毕业设计（论文）报告用纸 第 7 页 共 37 页

(HPA)的线性度要求也非常高。因此，高的PAPR使得OFDM系统的性能大大下降甚至直接影响实际应用。为了解决这个问题，人们提出了基于信号畸变技术、信号扰码技术和基于信号空间扩展等降低OFDM系统PAPR的方法。 5.均衡

在一般的衰落环境下，OFDM系统的均衡不是有效改善系统性能的方法。因为均衡是补偿多径信道传输引起的码间干扰，而OFDM技术本身已经利用了多径信道的分集特性，因此在一般情况下，OFDM系统就不必再做均衡了。在高度散射的信道中，信道记忆长度很长，循环前缀的长度必须很长，才能够使ISI尽量不出现。但是，CP长度过长必然导致能量大量损失，尤其对子载波个数不是很大的系统。这是，可以考虑加均衡器以使CP的长度适当减小，即通过增加系统的复杂性换取频带利用率的提高。

3 FPGA设计流程

本文是基于FPGA设计系统，在本章节中将介绍FPGA芯片、Quartus II软件及其设计流程。 3.1 EDA简介

EDA是电子设计自动化（Electronic Design Automation）的缩写，于20世纪60年代初期提出并发展。EDA是现代电子设计技术的核心。EDA技术以计算机为工具，设计者在EDA软件平台上，用硬件描述语言完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度，使设计者从比较繁重的设计任务中解放出来，大大的提高劳动效率。 3.2 EDA设计流程

作为一种比较新颖或者比较先进的设计思想，EDA技术首选采用自顶向下的设计方法，自顶向下的设计方法依赖于EDA技术的快速发展以及强大的EDA工具。

了解和熟悉EDA的开发设计流程对于使用EDA软件、提高设计效率等十分有效。EDA设计流程采用自顶向下的设计方法。

图3-1 EDA设计开发流程图

桂林电子科技大学毕业设计（论文）报告用纸 第 8 页 共 37 页

EDA设计开发流程可分为六个步骤：设计输入、综合、适配、时序仿真与功能仿真、编程下载、硬件测试。

1. 设计输入

设计者可以使用HDL文本编辑或者原理图方式。原理图输入方式类似于传统的电子设计方式，在图形编辑界面上将各种功能模块组合起来。这种方式比较直观，易于理解和排错；但是，当系统的设计规模很大时，原理图输入方式就会容易出错，难以理解。而采用HDL文本输入方式就可以避免使用原理图输入方式的一切问题。由于本文的设计系统规模不是很大，采用原理图和HDL文本输入方式结合起来，充分利用两者的优势，加快系统设计的速度。

2. 综合

综合是EDA设计流程最重要的一步，因为综合是将HDL描述与硬件结构连接起来。综合的结果就是根据设定的约束条件和硬件结构进行编译，优化、转换和综合，最终生成门级电路描述网表文件。

3. 适配

适配的功能是把网表文件配置于指定的目标器件中，生成下载文件。 4. 时序仿真和功能仿真

仿真在EDA设计过程中具有重要地位。通过仿真用于验证设计和排除错误。如果仿真结果不对则继续对HDL文件或者原理图文件进行修改，直至仿真结果对为止。在本文设计中对于时序要求不高；因此，没有进行相应的时序仿真，都是进行功能仿真。

5. 编程下载

通过仿真正确后，将适配后生成的下载或配置文件下载到FPGA芯片上进行硬件调试和验证。

6. 硬件测试

在电路板系统上运行设计工程验证电路板的运行结果是否正确。 3.3 Quartus II简介

在本文设计中使用Quartus II 9.0版本完成工程设计和仿真。在此简单对Quartus II 进行介绍。Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。 3.4 EP2C8Q208芯片介绍

因为手中只有EP2C8Q208的FPGA芯片，因此本文选用这个型号的芯片作为核心。 Altera推出的Cyclone II FPGA是Cyclone系列低成本FPGA中的最新产品。Altera

桂林电子科技大学毕业设计（论文）报告用纸 第 9 页 共 37 页

于2002年推出的Cyclone器件系列永远地改变了整个FPGA行业，带给市场第一也是唯一的以最低成本为基础而设计的FPGA系列产品。 Altera采用相同的方法在尽可能小的裸片面积下构建了Cyclone II 系列。Cyclone II FPGA系列提供了与其上一代产品相同的优势——一套用户定义的功能、业界领先的性能、低功耗但具有更多的密度和功能，极大地降低了成本。Cyclone II 器件扩展了低成本FPGA的密度，最多达68，416个逻辑单元（LE）和1.1M比特的嵌入式存储器。

Cyclone II器件的制造基于300mm晶圆，采用台积电90nm、低K值电介质工艺，这种可靠工艺也曾被用于Altera的Stratix II器件。这种工艺技术确保了快速有效性和低成本。通过使硅片面积最小化，Cyclone II器件可以在单芯片上支持复杂的数字系统，而在成本上则可以和ASIC竞争。

EP2C8Q208属于Cyclone II系列，EP2C8Q208器件的特性如下表所列：

表3-1 EP2C8Q208器件特性

名称 LEs Total RAM bits Embedded multipliers PLLs Maximum user I/O pins EP2C8Q208 8256 165888 18 2 182 EPCS4 配置器件 3.5 本章小结

在本章节中首先介绍了EDA设计思想和设计流程，然后，对Quartus II软件进行简单扼要的介绍。 这些都将是本次毕业设计所需要掌握的知识，对本次设计都起着很关键的作用。

4 系统总体方案设计

4.1 OFDM原理简介

OFDM是一种特殊的多载波传送方案，单个用户的信息流被串并变换为多个低速率码流，每个码流都用一条载波发送。OFDM 弃用传统的用带通滤波器来分隔子载波频谱的方式，改用跳频方式选用那些即便频谱混叠也能够保持正交的波形，因此我们说，OFDM既可以当作调制技术，也可以当作复用技术。OFDM增强了抗频率选择性衰落和抗窄带干扰的能力。在单载波系统中，单个衰落或者干扰可能导致整条链路不可用，但在多载波系统中，只会有一小部分载波受影响。纠错码的应用可以帮助其恢复一些易错载波上的信息。

在传统的并行通信系统中，整个系统频带被划分为N个互不混叠的子信道，每个子信道被一个独立的信源符号调制，即N个子信道被频分复用。这种做法，虽然可以避免不同信道互相干扰但却以牺牲频带利用率为代价，这在频带资源如此紧张的今天尤其不能忍受。上个世纪中期，人们又提出了频带混叠的子信道方案，信息速率为a，并且每

桂林电子科技大学毕业设计（论文）报告用纸 第 10 页 共 37 页

个信道之间距离也为aHz，这样可以避免使用高速均衡和抗突发噪声差错，同时可以充分利用信道带宽，节省了50%。为了减少各个子信道间的干扰，我们希望各个载波间正交。这种“正交”表示的是载波的频率间精确的数学关系。如前所述，传统的频分复用的载波频率之间有一定的保护间隔，通过滤波器接收所需信息。在这样的接收机下，保护频带分隔不同载波频率，这样就使频谱的利用率低。

OFDM不存在这个缺点，它允许各载波间频率互相混叠，采用了基于载波频率正交的FFT调制，由于各个载波的中心频点处没有其他载波的频谱分量，所以能够实现各个载波的正交。尽管还是频分复用，但己与过去的FDMA有了很大的不同：不再是通过很多带通滤波器来实现，而是直接在基带处理，这也是OFDM有别于其他系统的优点之一。OFDM的接收机实际上是一组解调器，它将不同载波搬移至零频，然后在一个码元周期内积分，其他载波由于与所积分的信号正交，因此不会对这个积分结果产生影响。OFDM 的高数据速率与子载波的数量有关，增加子载波数目就能提高数据的传送速率。OFDM每个频带的调制方法可以不同，这增加了系统的灵活性，大多数通信系统都能提供两种以上的业务来支持多个用户，OFDM适用于多用户的高灵活度、高利用率的通信系统。

本设计主要由移除CP循环前缀模块、64点FFT模块、移除导频模块、解4QAM模块、FIFO模块组成。调制好的数据信号传入移除CP模块，依次通过其他模块，保存在FIFO中，最后传到串口输出，传给PC，在PC中显示得到的数据。

图4-1 OFDM解调流程图

4.2组成模块主要功能 4.2.1移除CP循环前缀模块

保护间隔：无线多径信道会使通过它的信号出现多径时延，这种多径时延如果扩展到下一个符号，就会造成符号问串扰，严重影响数字信号的传输质量。采用 OFDM技术的最主要原因之一是它可以有效地对抗多径时延扩展。通过把输入的数据流经过串／并