Reset时为低电压。 测试中使用GPIO67
MBAT_INT MBAT_ID反相输出给BB, High : 主电池存在;
Low : 主电池被拔出,不存在。 测试中使用GPIO66
VMAX VBAT,M_VBAT,A_VBAT三者通过二极管共 阴极的输出,主副切换逻辑电路的供电 二极管需使用Vf小的肖特基
AUX_GATE 控制副电池双PMOS的gate MAIN_GATE 控制主电池双PMOS的gate 两个网络是反相的,保证同时只有1个打开(low Reset电路:按键按下短路AUX_GATE和MAIN_GATE,逻辑电路中的R2,R3,R5,R18决定AUX_GATE和MAIN_GATE都是高电平,两路双PMOS都关断,VBAT 电压下降到UVLO点以下,关机。
详见复位测试波形。 MBAT_ID 电池中间的pin脚
必须有小于100K的下拉电阻。最好使用ID下拉电 阻小于10K的电池。 表 2-1 原理图网络说明表 2.4 器件选型
Ref Des Description Note
R25 10ohm电阻,1/8W 0805 限制两个电池之间互充电电流大小。注意电阻的功率应满足要求。
D3,D4 小信号开关二极管,可采用二合一封装不可选用肖特基二极管。If=10mA时,Vf应该在0.7V。恒流If不小于100mA。
Q1,Q2 双PMOS 导通电阻尽可能小
C2 220uf/6.3V TANT 电池切换的时候提供补充供电Q4 NMOS,可以和Q5 PMOS二合一封装典型门限电压不能高于1.5V Q5 PMOS -Vgs典型值不能过高1V
Q6 NMOS 典型门限电压不能高于1.5V
R2,R3,R5 电阻阻值不能与参考电路相差过大,会影响漏电流和复位电路。 R7,R9,R10,R12 ADC分压电阻分压比例使ADC使用1.2V档位。1%电阻,阻值调小会增加漏电流。
R4,R8 R4=1M,接地。 R8=820K上拉电阻到Vmax
电池中间的ID脚<100K下拉到地时,插上电池 低电平,拔掉电池高电平。如果电池ID对地电 阻≤10K,R8可换成100K,R4换成220K。 R4,R8以及R ID变大,将使M拔出后硬件切换的 反应时间变长,增加VBAT的压降,大负载时拔 出M更可能关机。
D1,D2,D5,D6,D7 肖特基二极管,可选多合一封装0.1mA以下部分的Vf小于0.2V
表 2-2 推荐器件 第3章测试
3.1 主副电池切换波形
图 3-1 开机主电池拔出,切换到副电池
假设MBAT_ID对地100K以内。R4=1M ohm, R8=820K ohm。拔出M,MBAT_ID上升比较缓慢,1ms
以后M切换到A。如图3-3。为确保切换时不掉电,VBAT电容 C2不可小于220uf。
如果MBAT_ID对地能控制在10K以内,R4=220K ohm,R8=100K ohm,拔出M,MBAT_ID上升更快,100us左右M切换到A,这样 BB端电池切换时的压降更小。如图3-4,AUX_GATE下降沿也更 短。
VBAT电容C2可减小到100uf。 图 3-2 MBAT_ID分压电阻
相关推荐：
loading