晶振知识

关于晶振的一些知识

2010-10-22 08:42:19| 分类： 资料 | 标签：晶振 |举报|字号 订阅

有源晶振有很多种供电电压的，2.5V 2.8V 3V 3.3V 5V 9V 12V 等

3.3V晶振用在5V电路上有可能会烧坏晶振，晶振如果是5V供电，根据设计有的是可以使用3.3V供电，有的不可以

另外一般3.3V供电的晶振有一个电压允许范围，比如3.3V供电的晶振，3V供电也是可以使用的，但不能低到2.8V，这些都是根据晶振特性来确定的，高端晶振最好是在使用的时候电压与要求电压相符合

我发现在使用晶振时会和它并一个电阻,一般1M以上,我把它去掉,板子仍可正常工作,请问这个电阻有什么用?可以不用吗?

这个电阻是反馈电阻，是为了保证反相器输入端的工作点电压在VDD/2 ，这样在振荡信号反馈在输入端时，能保

证反相器工作在适当的工作区。虽然你去掉该电阻时，振荡电路仍工作了。但是如果从示波器看振荡波形就会不一致了，而且可能会造成振荡电路 工作点不合适而停振。所以千万不要省略此电阻。

今天更换陶瓷晶振，但是不起振，经过测试，将晶振并联一个1M电阻，晶振能够正常起振。

原因：这个电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区是没有增益的,而没有增

益是无法振荡的. 如果用芯片中的反相器来作振荡, 必

须外接这个电阻, 对于CMOS而言可以是1M以上, 对于TTL则比较复杂, 视不同类型(S,LS...)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常常可以不加, 为芯片内部已经制作了, 要仔细阅读DATA SHEET的有关说明.

附：电阻的作用是将电路内部的反向器加一个反馈回路，形成放大器，当晶体并在其中会使反馈回路的交流等效

按照晶体频率谐振，由于晶体的Q值非常 ，因此电阻在很大的范围变化都不会影响输出频率。过去，曾经试验此电路的稳定性时，试过从100K ～20M都可以正常启 振，但会影响脉宽比的。

晶体的Q值非常大 , Q值是什么意思呢？

晶体的串联等效阻抗是Ze = Re +jXe, Re < < |jXe|, 晶体一般等效于一个Q很高很 的电感，相当于电感的导线

电阻很小很小。Q一般达到10^-4量级。 可是转化为 并联等效阻抗后，Re越小，Rp就越大，这是有现成的公式的。晶体的等效Rp很大很大。外面并的电阻是并 到这个Rp上的，于是，降低了Rp值----- ＞增 大了Re ----- ＞降低了Q 精确的分析还可以知道，对频率也会有很小很小的影响。

由此可见，正是由于晶体Q值大，外面并的电阻就不宜于大，不然就是牺牲了 Q的优点。外面并的电阻仅仅是帮助起振，起振后再取消它，振荡也不会停了。

Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻 ,

由电阻完成将输出的信号反向 180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等

效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大?书本上的东西没有错,经典电路和基本理论是从事电子 行当的基本要素,但一经走入此行当从事设计制作或组装调试,那么一定要按照经典电路和基本理论开始,再加 上灵活和经验,就会如鱼得 的。

单片机晶振的两个电容的作用

这两个电容叫晶振的负载电容，分别接在晶振的两个脚上和对地的电容，一般在几十PF。它会影响到晶振的谐振

频率和输出幅度，一般订购晶振时候供货方会问你负载电容是多少。

晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic （ 集成电路内部电容）+△C （PCB上电容）经验值为3至5pf.

如果增大了CL（但振荡频率不变）：频率的稳定性，起振时间，电路的消费电流等都会变化，而且为保持频率不变，设计人员要重新寻找电路的工作电压，这将花费较长的时间。一般晶振会单独设一个纽扣电池单独供电，如果消费电流增大的话，在主电池断电的情况下纽扣电池支持不了太长时间，不知大家觉得有没有道理。

这里的Cs是指电路的寄生电容及crystal内部电容，一般为5~8pf.

各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相

器串联. 在晶振输出引脚XO 和晶振输入引脚XI 之间用一个电阻连接, 对于CMOS 芯片通常是数M 到数十M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容,

接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶

体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依 工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数PF 到数十PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电 容量, 而增加输出端的值以提 反馈量. \\

3.无源晶体与有源晶振的应用区别

1、无源晶体——无源晶体需要用DSP片内的振荡器，在datasheet上有建议的连接方法。无源晶体没有电 压的问题，信号电平是可变的，也就是说是根据起振电路来决定的，同样的晶体可以适用于多种电压，可 用于多种不同时钟信号电压要求的DSP ，而且价格通常也较低，因此对于一般的应用如果条件许可建议用晶 体，这尤其适合于产品线丰富批量大的生产者。无源晶体相对于晶振而言其缺陷是信号质量较差，通常需 要精确匹配外围电路（用于信号匹配的电容、

电感、电阻等），更换不同频率的晶体时周边配 电路需要 做相应的调整。使用时建议采用精度较 的石英晶体，尽可能不要采用精度低的陶瓷晶体。

2、有源晶振——有源晶振不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主 要是做好电源滤波，通常使用一个电容和电感构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即 可），不需要复杂的配 电路。相对于无源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合 适输出电平，灵活性较差，价格相对较 。对于时序要求敏感的应用，还是有源的晶振好， 为可以选用 比较精密的晶振，甚至是 档的温度补偿晶振。有些DSP内部没有起振电路，只能使用有源的晶振，如TI的 6000系列等。有源晶振相比于无源晶体通常体积较大，但现在许多有源晶振是表贴的，体积和晶体相当， 有的甚至比许多晶体还要小。

有个点标记的为1脚(正对看一般为左下)，按逆时针（管脚向下）分别为2、3、4。 有源晶振通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压。

几点注意事项：

1、需要倍频的DSP需要配置好PLL周边配 电路，主要是隔离和滤波；

2、20MHz以下的晶体晶振基本上都是基频的器件，稳定度好，20MHz以上的大多是谐波的（如3次谐波、 5次谐波等等），稳定度差，因此建议使用低频的器件，毕竟倍频用的PLL电路需要的周边配 主要是电容 、电阻、电感，其稳定度和价格方面远远好于晶体晶振器件；

3、时钟信号走线长度尽可能短，线宽尽可能大，与其它印制线间距尽可能大，紧靠器件布局布线，必要时 可以走内层，以及用地线包围；

4、通过背板从外部引入时钟信号时有特殊的设计要求，需要详细参考相关的资料。 附：

1.1 FR : 串联谐振频率Series resonant frequency .

1.2 FL : 负载谐振频率Load resonant frequency at a specified load capacitance.

1.3 C0 : 并联电容Static capacitance.

1.4 C1 : 动态电容Motional capacitance.

1.5 C0/C1 : C0与C1 的比值 Ratio of C0 over C1.

1.6 CL : 对于特定FL 谐振频率下的负载电容Load capacitance for a specified load resonant

1.7 RR : 谐振阻抗 Resistance at FR.

1.8 L : 动态电感Motional inductance.

1.9 Q : 质量 素Quality factor.

1.10 PWR : 功率Power into crystal.

1.11 TS : 负载测量的微调灵敏度Trim sensitivity of load measurement.

1.12 DLD2 : 在特定的功率范围内所量测到的最大与最小的阻抗偏差量Drive Level Dependency 2 (maximum resistance – minimum resistance).

1.13 FDLD : 在特定的功率范围内所量测到的最大与最小的频率偏差量Drive

Level Dependency (maximum frequency – minimum frequency).

1.14 DFL : 两个计算的负载频率间的偏差量Difference between two calculated load resonant frequencies.

1.15 RLD2 : 在指定的变化功率范围内所量测到的最大阻抗Drive Level Dependency (maximum resistance – RR).

1.16 SPDB : π网络系统(12.5Ω等效阻抗)所量测到的寄生信号强度

Spurious (minimum resistance) attenuation in 12.5Ω fixture relative to main mode.

1.17 SPUR : 在指定的频率范围内量测到的寄生频率信号的最小阻抗值Spurious (minimum resistance).

1.18 SPRR : 在指定的频率范围内量测到的寄生频率信号的最小阻抗与串联谐振点的阻抗比 值 Spurious (minimum resistance / RR).