湖南工业大学本科毕业设计（论文）
第一章 系统方案与论证
1.1 基本要求
（1）系统容量：为满足竞赛抢答的要求，系统容量定位8路。
（2）系统能完成：倒计时指令发送与接收；抢答对别信息发送与接收； （3）抢答倒计时可在0-99秒内根据需要任意调整。 （4）所有信息交换都采用无线通信。 （5）抢答指令发出和抢答成功要有提示音。
1.2 系统方案选择
1.2.1 系统基本结构框
89C51 数码显示电路 信选手电路号采集 控制输入 蜂鸣器电路 主持人电路
图1-1 基本系统结构框图
系统工作流程：主持人电路通电后，2位数码管不断加1，以示电路可以正常工作。主持人按下控制开关后，电路进入倒计时预设状态，设置好后再按一下控制开关，则完成预设，数码管显示预设数。当主持人按下开始按钮后，
1
湖南工业大学本科毕业设计（论文）
选手可以抢答，同时数码管显示倒计时读秒，如有选手按下抢答键，数码管显示该选手的序号，同时封锁其他的抢答信号，蜂鸣器鸣叫10s，以示有人抢答成功。如读秒归零时还无人抢答，则蜂鸣器鸣叫10s,数码管显示为不断闪亮的“00”，以示抢答时间到。当抢答的选手回答完毕或读秒归零后，主持人按一下开始按钮，电路即可恢复到开始抢答，倒计时读秒状态
1.2.2 通信方案论证与选择
要实现无线通信，可选用频分复用和时分复用两种形式。频分复用各信道独立，不考虑信号在时间上的重叠。但是在整个系统最少也需要8个信道，电路复杂，制作成本高，故不取。
对实际问题进行分析，发现系统通信中，除抢答信号外，其他信号的传送都具有明显的分时性（即各信号的传送都不可能同时出现）。 再对抢答信号进行深入研究，发现：
（1）人对抢答信号的反应在毫秒级是很不灵敏的，人的反应速度是在0.2s-0.8s内随即出现。
（2）在比赛现场，抢答题目一般在几十秒内。能做出回答决定的人也只在40%左右，坚决做出回答决定的占20%左右。根据系统满容量算20x20%=4,只有4个左右的人数进入0.2—0.8s反应比赛中。
（3）按键反应速度也是有差异的，大概在20ms左右。
根据以上三点分析，可以定性的得出抢答信号在一定的时间区间内具有随机分时的特性。另一方面，抢答信号信息量不大(只有对别信息)，可以做到在极短的时间内传完，因此，若保证每一个抢答信号传送时间<2.1ms，那么在0.2s-0.8s的时间内任意两个对别信号在传送时间上重叠的概率就很小，因此可以实现抢答信号时分传送。又因时分复用只用一个信道，电路简单可靠性高，制作成本低，综合考虑选用时分复用方案。
2
湖南工业大学本科毕业设计（论文）
第二章 系统硬件设计
为了满足系统功能和系统的灵活性，本系统各部分均采用单片机作为核心器件。为了使电路结构简单，性能可靠，无线部分均采用性能良好的收发模块（315MHZ高频接收发送模块FST-3和CZS-3）。硬件系统是一个数、模、单片机混合电路。
2.1 89C51单片机
单片机为本系统的核心器件。这里我们选用89C51单片机，89C51具有低功耗、高性能的特点，且与80C51兼容，特别是其内部增加的闪速可电改写的存储器FlashROM给单片机的开发及应用带来了很大的方便，且芯片的价格非常便宜，因此近年来得到了及其广泛的应用。
2.1.1 功能特性描述
89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低功耗、高性能CMOS8位微处理器，俗称单片机。使用ATMEL公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得AT89C51为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。 主要性能：
⑴ 与MCS-51单片机产品兼容 ⑵ 8K字节在系统可编程Flash存储器 ⑶ 1000次擦写周期 ⑷ 全静态操作：0Hz～33Hz ⑸ 三级加密程序存储器 ⑹ 32个可编程I/O口线 ⑺ 三个16位定时器/计数器 ⑻ 八个中断源
⑼ 全双工UART串行通道 ⑽ 低功耗空闲和掉电模式
3
湖南工业大学本科毕业设计（论文）
⑾ 掉电后中断可唤醒 ⑿ 看门狗定时器 ⒀ 双数据指针 ⒁ 掉电标识符
2.1.2 引脚结构
20 图2-1 89C51引脚图
40 89S52 U1 1 VCC P10 2 P11 3 P12 4 P13 5 P14 6 P15 7 P16 8 P17 9 RESET 13 INT1 12 INT0 15 T1 14 T0 31 19 18 EA/VP X1 X2 P00 P01 P02 P03 P04 P05 P06 P07 P20 P21 P22 P23 P24 P25 P26 P27 39 38 37 36 35 34 33 32 21 22 23 24 25 26 27 28 17 16 RD WR GND RXD TXD ALE/P PSEN 10 11 30 29 2.1.3 管脚说明
VCC : 电源 GND : 地
P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上拉电阻。在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。
4
相关推荐：
loading