《数字电路与逻辑设计》实验报告
（5）给出“私有”库元件（采用小型实验室门禁系统电路进行封装）的测试电路
当接收到一个刷卡进入的脉冲时，累加计数器加一，如下图所示：
图2-17实验室门禁系统电路
当接收到一个刷卡离开脉冲时，累减计数器减一，如下图所示：
29 / 32
《数字电路与逻辑设计》实验报告
图2-18实验室门禁系统电路
当实验室内满员时，再接收到刷卡进入的脉冲，则系统报警提示，如下图所示：
30 / 32
《数字电路与逻辑设计》实验报告
图2-19实验室门禁系统电路
7、实验后的思考
（1）这两次实验的难点你认为在哪些方面？ 第一次实验的难点在于实现并行加法计数器，很容易就会掉入陷阱，又做成
31 / 32
《数字电路与逻辑设计》实验报告
串行的加法计数器。
第二次实验的难点在于怎么实现四位二进制可逆计数器。 （2）你是如何解决的？
第一次实验自己在做的时候并没发现做并行加法计数器变成了串行的，检查的时候，在老师的提醒下才发现错误，然后自己再去看书，发现是自己理解错了，并行加法计数器的实现是跟书中等式最右边有关，即输出只与输入有关，与中间的状态无关。
第二次实验的四位二进制可逆计数器是在计数器74193的基础修改的。 （3）意见和建议
这种实验可以锻炼自己的实际操作能力，我觉得多做几次这样的实验很好。
32 / 32
相关推荐：
loading