2) 在(1)的基础上, 该机允许使用8个可编址的通用寄存器. (3) 该机的两种指令格式及各字段的位数如下:
R-R型: 操作码OP (2位) | 源寄存器RS (3位) | 目的寄存器Rd (3位)
R-M型: 操作码OP (5位) | 源寄存器RS (3位) | 变址寄存器RX (3位) | 偏移地址 (5位) (4) 变址寻址的偏移地址范围为-16~+15.
7. 简述CISC的特点.
[答案] CISC的特点如下: (1) 庞大的指令系统;
(2) 采用了可变长度的指令格式; (3) 指令使用的寻址方式繁多;
(4) CISC指令系统中包括一些用于特殊用途的指令, 各种指令的使用频度相当悬殊.
8. 从指令格式, 寻址方式以及平均CPI三个方面, 比较经典CISC和纯RISC体系结构. [答案] 略
9．简述RISC设计的一般原则。 [答案]
1、精简指令条数，保留使用频度高的指令；
2、简化指令格式，采用简单寻址方式，绝大多数指令可以在单周期内执行完成； 3、采用寄存器间运算结构，减少访存次数；
4、指令以硬联组合电路实现为主，少量指令可以用微程序解释方式执行； 5、优化编译程序的设计。
10．RISC计算机采用了哪些关键技术？各是什么含义？ [答案]
1、遵循按RISC机器一般原则设计的技术；
2、指令采用交叉和流水的方式解释执行，并采用优化延迟转移技术； 3、在CPU中设置大量的寄存器组，并采用重叠寄存器窗口的技术； 4、在逻辑上采用硬联实现为主，适当辅以微程序解释的技术； 5、优化编译系统设计的技术.。
第三章 存储系统
1. 名词解释
低位交叉存储器、虚拟存储器、地址映象、地址变换、页面失效、页面冲突、替换算法、组相联映象、写直达法 [答案]略
2 以页式虚拟存储器为例，说明什么是内部地址变换和外部地址变换？什么时候发生外部地址变换？
[答案] 程序运行时，虚拟存储系统按照地址映象方式把虚拟地址转换成主存物理地址的过程称为地址变换，又称为内部地址变换。如果要访问的指令或数据已经在主存中，则命中主存，否则就发生了页面失效，此时需要进行外部地址变换，即将虚拟地址变换成为辅存物理地址，然后再根据这个辅存物理地址从辅存上将所需指令或数据所在的页面调入主存。可见，当发生页面失效的时候，需要进行外部地址变换。
3 什么是堆栈型替换算法？哪些算法属于堆栈型替换算法？
[答案] 堆栈型替换算法是指如果以任意一个程序的页地址流作两次主存页面数分配，分别分配m个主存页面和n个主存页面，并且有m≤n。如果在任何时刻t，主存页面数集合Bt都满足关系：Bt(m)?Bt(n)，则这类算法称为堆栈型替换算法。堆栈型算法的基本思想是：随着分配给程序的主存页面数增加，主存的命中率也提高，至少不下降。LRU、LFU、OPT算法都是堆栈型算法，而RAND和FIFO算法都不是堆栈型算法。
4 Cache存储系统中有哪些常用的地址映象方法？各有什么优缺点？ [答案] Cache存储系统有以下几种常用的地址映象方法：
① 全相联地址映象：把主存空间和Cache空间都划分为大小相等的块，块的大小一般是一个主存访问周期内对主存访问的信息量，主存的任意一块可以装入到Cache中的任意一块位置上。优点是块冲突概率最低，缺点是要使用相联存储器，所以检索过程昂贵，需要的硬件成本比较高。而且当Cache较大时，相联存储器的表长也较大，查表速度难以提高。
② 直接地址映象：把主存空间按照Cache的大小划分为若干个区，主存各个区中块号相同的主存块只能够装入到Cache中具有同一块号的特定块位置上。直接映象的优点是硬件实现简单，不需要相联查找，不需要页面替换算法，因而成本较低且地址变换速度快。缺点是块的冲突的概率高，Cache的利用率低。
③ 组相联映象：把主存按照Cache的大小分区，主存中的各区和Cache再按照同样大小划分成数量相等的组，组内按照同样大小划分成块，主存的组与Cache的组之间采用直接映象，组内的块之间采用全相联映象。具有较好的性能价格比，其优缺点介于全相联映象和直接映象的优缺点之间。与全相联映象相比，实现起来更加经济，查表的速度也较快。与直接映象相比，块的冲突概率显著降低。
5 什么是Cache的一致性问题？说明单处理机中Cache一致性问题的产生原因及解决方法。 [答案] 一般情况下，Cache中存放的是主存的部分副本，因此，Cache块应该与相应主存块的内容保持一致。但是在某些情况下，Cache块与相应主存块的内容会不相同，也就是产生了Cache的一致性问题。
在单处理机中，造成Cache一致性问题的原因主要有： ", CPU修改了Cache中的内容，而主存中相应内容却没有改变； ", I/O处理机或I/O设备读入数据到主存，修改了主存的内容，而Cache中对应的内容却没
有改变。
在单处理机中，解决Cache一致性问题主要有两种方法： ① 写直达法：又称为全写法、写贯通法，是指当Cache写命中时，必须把数据同时写入Cache和主存中。
② 写回法：是指当Cache写命中时，只修改Cache的内容，而不立即写入主存，只有当这一块将被替换出Cache的时候，才把已修改的Cache块写回到主存。 6 假设二级存储系统两级物理存储器的访问时间的关系为T2＝5T1， 在命中率H为0.9和0.99两种情况下，分别计算存储系统的访问效率。
7 要求主存实际频宽为4MB／s，现设主存每个分体的存取周期为2us，宽度为4个字节，采用模m多分体交叉存取，但实际频宽只能达到最大频宽的0.6倍，问主存模数m应取多少方能使两者的速度基本匹配？其中m取2的幂。
8 在一个Cache存储系统中，主存储器的访问周期、存储容量和单位价格分别为60ns、64MB和10元/MB，Cache的访问周期、存储容量和单位价格分别为10ns、512KB和100元/MB，Cache的命中率为0.98。
（1）计算这个Cache存储系统的等效访问周期、存储容量和单位价格。 （2）计算这个Cache存储系统的访问效率。
9 一个由Cache和主存构成的二级存储系统，已知主存容量为1M字，Cache容量为32K字。采用组相联地址映象与变换，Cache共分8组，主存和Cache的块的大小为64字。 （1）写出主存和Cache的地址格式，要求说明各字段名称和位数。
（2）如果Cache的存取周期为20ns，命中率为0.95，希望采用Cache后的加速比达到10，那么要求主存的存取周期应该为多少？
主存容量为1M?2?20字，故主存地址有20位。Cache的容量为32K＝2?15字，所以Cache 的地址有15位。主存按照Cache的容量分区，所以区号E长度＝20－15＝5位。
采用组相联映象，Cache共分8组，所以组号G和g为3位。主存和Cache的块的大小为64字，所以块内地址W和w的长度为6位。块号B和b的长度＝15－3－6＝6位。 （2）已知Cache的存取周期TC＝20ns，
命中率H＝0.95，设主存的存取周期为TM，有：
相关推荐：
loading