四人智力竞赛抢答器课程设计报告

锁存器74LS373的真值表如下： Output Control Enable G D Output L H H H L H L L L L × QO H × × Z L--低电平；H--高电平；X--不定态；Q0--建立稳态前Q的电平； OE--使能端，接地。

当G=“1”时，74LS373输出端1Q-8Q与输入端1D-8D相同； 当G为下降沿时，将输入数据锁存。

８线－３线优先编码器74LS148的真值表如下： 输入 输出 EI D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 GS EO 1 × × × × × × × × 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 × × × × × × × 0 0 0 0 0 1 0 × × × × × × 0 1 0 0 1 1 0 0 × × × × × 0 1 1 0 1 0 1 0 0 × × × × 0 1 1 1 0 1 1 1 0 0 × × × 0 1 1 1 1 1 0 0 1 0 0 × × 0 1 1 1 1 1 1 0 1 1 0 0 × 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 D0-D7是输入信号，A2,A1,A0为三位二进制编码输出信号，EI是使能输入端，EO是使能输出端，GS为优先编码输出端。

当输入EI=1时，禁止编码，输出（反码）；A2,A1,A0全为1；

当输入EI=0时，允许编码，在D0-D7输入中，D7优先级最高，其余依此为D6,D5,D4,D3,D2,D1,D0。

以锁存器为中心的编码显示电路如下：

2）脉冲产生电路：

该单元电路由555定时器和电阻电容接合成多谐振荡器，产生所需要的脉冲。根据555多谐振荡器的频率计算公式：

f?1(R1?2R2)Cln2

可以求得1hz的电路电阻均取470k，电容取10uf。 脉冲产生电路如下：

3）倒计时显示电路：

该电路采用十进制同步减计数器74LS190，主持人宣布开始时，按下按钮，同时使计数器置数为“9”，并在脉冲作用下开始倒计时并在显示器上显示，到零时停止。

计数器74LS90的真值表如下： 输入 LOAD’ CTEN’ U／CLK’ D’ 0 × × × 1 0 0 ↑ 1 0 1 ↑ 1 1 × × A a × × × B b × × × C c × × × D d × × × QA a 输出 QB QC b c 加计数 减计数 保持 QD d CLK时钟输入端（上升沿有效） CTEN计数控制端（低电平有效） A～D并行数据输入端 QA～QD 输出端

LOAD异步并行置入控制端（低电平有效 ） U /D 加/减计数方式控制端 倒计时显示电路如下：

4）音响电路

该单元电路由555定时器和电阻电容接合成多谐振荡器，产生所需要的脉冲，然后接入蜂鸣器构成。音响电路如下：

5）整个电路：

由以上几个单元电路就构成了所需功能的完整电路图如下：