鍩轰簬瓒呮繁浜氬井绫冲伐鑹虹殑E-fuse 瀛樺偍鐢佃矾鐨勮�捐�′笌鐮旂┒ - 鐧惧害鏂囧簱

基于超深亚微米工艺的E-fuse存储电路设计与研究 第三章 基于55nm工艺的4K E-fuse电路设计

strobe信号：和load，pgenb，csb信号共同产生写控制信号write_wl。 enout信号：接高电平，和load，csb信号通过一系列电路产生sae信号，控制放大器电路模块的工作。

load信号：控制放大器模块电路的工作，当信号为高电平时，将数据存储。 fsource信号：编程信号电压输入端，当电路处在编程电路时，fsource信号接高电压VDQ，为fuse提供足够高的电流并熔断熔丝。

dout<7:0>信号：输出信号端。

除了以上介绍的输入输出信号外，电路还有电源电压信号端，和一般的电路不同，此电路的电源电压为三个：VDQ，VDD，GND。比我们所熟悉的电路多一个VDQ电压端。其中VDQ电压是在编程情况下多晶硅熔丝、产生控制编程和读取操作信号所接的电源电压，较VDD电源电压高，VDD为电源电压，GND为地。所设计的电路中典型的VDQ值为3V，VDD值为1.2V，GND为0V。为了防止错误的编程信号，电压VDD和电压VDQ存在一定的前后时序控制，即当电源VDD稳定后，VDQ才能开启，在电源电压VDD降低前，VDQ应该已经降为电压0V，如图3.2表示：

VoltageVoltageVDQVDDVDQVDDOnTimeOffTime

图3.2 电压VDD和电压VDQ时序控制示意图

3.1.2 放大器结构模块

在E-fuse存储阵列中含有三个大模块，分别是电路编程控制信号、电路读取控制信号产生模块，存储模块，放大器模块。图3.3为放大器模块结构示意图：

由图可知，电路通过信号ys和其相反信号ysb控制两部分放大器电路工作，从

13

第三章 基于55nm工艺的4K E-fuse电路设计 基于超深亚微米工艺的E-fuse存储电路设计与研究

而使输入的十六位数据输出为八位数据，实现512*8的存储方式。利用此方式可以很好的利用芯片的面积，使电路更加优化。其中信号bl为fuse编程后存入的值，rbl为参考电阻端存储的值，rbl为内部信号，其产生电路内置在sa放大器模块内部。

rbl<0>bl<0>ysread_dop<3:0>read_wlsaeypsabs_wb<0>bs_wb<1>ysbyssaoutdoutdoutsaysbbl<1>rbl<1>saecs

图3.3 放大器结构示意图

3.1.3 存储空间分配和控制信号时序

在此电路中，由十二位地址信号add<11:0>来产生对应的256*16的编程空间，或者是512*8的读取数据空间，在编程操作时，我们将十二位的地址线分成八位和四位两部分，经过编译后为256个和16个信号线，即212=28*24。在读数据操作时，我们将十二个地址位分成八位和四位，与编程操作不同的是，在其四位信号线编译后又分为二选一信号线和八条输出数据，即212=28*2*23，其图形的表示方式如图3.4和图3.5所示：

FFFEFDFCA[7:0]3210A[11:8]1514131211109876543210efuse cellArraymux16FSOURCE 图3.4 编程模式下地址分布示意图

14

基于超深亚微米工艺的E-fuse存储电路设计与研究 第三章 基于55nm工艺的4K E-fuse电路设计

当需要对每一个存储空间进行选择时，由控制信号实现其操作，控制信号分别为wl_wb和wl_r，分别控制读操作和编程操作，当每个时间单位来临时，E-fuse就从被编程的数据端输出控制信号wl_wb<255:0>和wl_r <255:0>。

FFFEFDFCA[7:0]efuse cellArray3210bit line1514131211109876543210A8mux2mux2mux2mux2mux2mux2mux2mux2QOUT[n]76543210 n=图3.5 读操作模式下地址分布示意图

3.1.4 电路工作环境

该电路设计是在不同的corner下工作，并在Cadence环境下对电路进行模拟仿真，其工作环境如下：

特征条件：VDQ=3.3V，TEMP=25，Corner=TT 电压条件：VDQ=2.8V，VDQ=3.3V，VDQ=3.6V 温度条件：TEMP=-40℃，TEMP=25℃，TEMP=125℃

工艺条件：Corner=TT，Corner=FF，Corner=FS，Corner=SF，Corner=SS 在上述不同的工艺环境下对电路进行Cadence仿真，并满足最差情况下的要求。

3.2 E-fuse单元设计

E-fuse单元电路在整个设计的电路中最为关键，也是整个电路的核心，所以E-fuse设计技术也是整个电路的关键技术，它的好坏与否直接影响着整个电路的性

15

第三章 基于55nm工艺的4K E-fuse电路设计 基于超深亚微米工艺的E-fuse存储电路设计与研究

能。此电路总共有4096个E-fuse单元组成，每一个单元电路存储一位数据，总共存储容量为4K。由于电路中存储单元数量较多，所以必须在维持电路的可靠性的情况下，尽可能的节省电路的面积，所以整体的电路设计采用了较先进的55nm的工艺尺寸。

3.2.1 传统E-fuse单元电路

E-fuse传统单元电路图如3.6所示，电路中N0是薄氧NMOS晶体管，N1是厚氧NMOS晶体管，编程通路是由Fsource端经过fuse熔丝和开启的N0晶体管实现的，读数据通路是由Fsource端经过fuse和N1晶体管，将存储的数据通过N1送至位线BL上。电路图采用N1晶体管为厚氧，主要是考虑到当编程状态下，Q点会产生一个高电压，若N1采用薄氧晶体管，N1会产生漏电流，从而产生不必要的错误。而在N0处采用薄氧，主要是考虑面积优化，在N0处采用薄氧，经过仿真N0能够承栅极的高电压，未发生击穿现象，在可靠性的基础下进一步考虑面积的因素，所以N0晶体管采用薄氧实现。RWL信号控制电路读操作，BS信号和WL信号共同控制电路编程操作，Fsource信号端为电路编程时提供VDQ电压，fuse为多晶硅熔丝，初始电阻值较小，约为300欧姆，当fuse被通过的足够大的电流熔断后，阻止变很大，约为2000欧姆左右，相当于开路。

BLRWLfuseQN0

图3.6 E-fuse cell电路

N1FsourceBSWL16