华中科技大学计算机学院数字逻辑实验报告2(共四次)

（2）32

4乘法器设计

其基本算法与4*4的乘法器基本相当，只是此时被乘数b变为32位，因而需要将数据位宽变为32位，同样采用移位并且使用数据选择器。

其电路图如图3-7所示：

图3-7 32x4乘法器

（3） 3232乘法器设计

mul32*32乘法器的设计思路为：使用之前封装的32*4的乘法器，将乘数a分为8个4位二进制数，分设为p1,p2,p3,p4,p5,p6,p7,p8。 然后分别将pi左移4*（i-1）位，（该结果可以通过移位器分线出来4位）得到的数再分别两两相加，再两两相加，最后加在一起，得到的结果即为两数相乘的结果p。

图3-8 32x32乘法器

6、实验结果记录

根据实验方案设计要求，对于相应的乘法器和除法器，在给定的输入条件下，填写表3-1。

表3-1 无符号数的乘法器实验结果记录表

电路 Mul44 Mul44 Mul324 Mul324 输入1（16进制） 输入2（16进制） b=0b=0b=0b=0A E 003ABEF1 019ABEF1 0002BEF1 00003EF1 a=0a=0a=0a=0a=0a=0A 9 A 7 00004EF1 0003BEF1 p=0p=0p=0p=0p=0p=064 7E 24B756A B3B3897 D8C32EE1 EBC51EE1 输出（16进制） Mul3232 b=0Mul3232 b=0

图3-9

图3-10

图3-11

图3-12

图3-13

图3-14