发信人: smallsheep (final examination), 信区: Pretest 标 题: 微电子器件2005.6.20【张莉】
发信站: 自由空间 (Mon Jun 20 10:27:10 2005), 站内 填空：
一，已知af，aR，和IES，求Ics=____（互易关系） 二.bjtA和bjtB。一个集电极是N－，一个集电极是N＋ 问：
哪个饱和压降大___， 那个early电压大___ 那个容易电流集边___. 哪个容易穿通电压大_____ 哪个容易击穿BVCBO.____,
三.发射结扩散电容应该包括那几个时间常数的影响 简答：
1.β和ft对Ic的特性有很大的相似之处，比如在小电流段都随Ic的减小而减小，在大电流段都随Ic的增大而减小。请解释原因 2.总结一下NN+结的作用。 大题：
1.对于杂质浓度分布为NAB(x)=NAB(0)exp（－λx/WB)的分布，用moll－rose方法推出基区少子分布和渡越时间。
2.给了WB，WE，和其它一堆参数，求β，a,hef.... 求IB，Ic，
求π模型参数，gm，go，gu..
3.画图，上升时间t0，t1’，t2’三点处的能带图，和少子分布图
总体来说很简单。好像很多人都很得意，ft！
发信人: willow (我要我的自由), 信区: Pretest 标 题: 半导体器件-张莉
发信站: 自由空间 (Wed Jun 23 21:38:40 2004), 站内 A卷
1。以下那些是由热载流子效应引起的。。。 。。。6个选项，待补充。。。 2。何谓准静态近似
3。为了加快电路开关时间参数应如何选取 。。。参数，电容，fT,beita,待补充 4。CE律的参数变化，
Vt,xSiO2,N,结深
按照参数的变化规律下列效应将如何变化
（1）掺杂浓度N引起：...5种效应，待补充。。。//sigh,我把N弄反了，5个空全错 （2）结深引起 。。。3种效应，待补充。。。 5?
BJT高频pai电路，及各参数意义
简答，(1)Vbs增加，nMOS,pMOS 的Vt,gmb分别如何变化 (2)场区注入的杂质类型，作用，对小尺寸器件影响
一个MOS管，栅接漏接高电位，衬底接源接地给了4个Id~Vds ，Vfb,Na,求尽可能多的参数
已知载流子速度v(y)=u*dV(y)/d(y),推导Vds=Vdsat时的v(y),并作图 --
发信人: wkgenius (我们都渴望一种温存~~), 信区: Pretest 标 题: 2003年春半导体器件试题
发信站: 自由空间 (2003年07月02日18:12:53 星期三), 站内信件 一.
------------- - ~
~ 1.6ev ~ ~
~-------------------- |1um |
酱紫的pn结导带底能带分布 问1：N还是P重掺杂，为何？ 问2：外加电压正抑或负，为何？ 问3：求低掺杂边掺杂浓度
问4：画场强分布，求最大场强，并画0偏时的场强分布 二.
pnp正向放大区和反向放大加压的问题，两种情况下一些增益参数的变化，恩，题目
太长乐。
三.MOS和BJT饱和区的含义和机构
四.tox减小对mos管一些效应的影响及原因，有截止频率，亚阈值特性....(5个，其
他的三个记不清了，这个没仔细看，乱答得 :（）
五．MOS和BJT fT的产生机构（就是延迟项的含义） 六．求本征电流增益，注意Qb0=Gb*q就万事大吉了
七.给定基区分布，求基区传输延迟（理解了moll-ross方法就easy了） 八．关于MOS衬偏调制系数以及beta值等的运算，很简单 九．一些基本概念的简答，比较常规
十．可夹断型埋沟器件，Vgs=Vt，衬偏为０时的能带图
**************************
贴出来供ddmm们参考吧，题目有点活，关键在于考察对基础知识的理解，平时作业一定 要弄懂 plus:
光电专业的ddmm一定别选这个课阿，内容超级多而且杂，很是很烦的，别重蹈我的覆辙
发信人: XTR (M970), 信区: Pretest
标 题: 《微电子器件与电路》(许军老师)2009秋季期末考题 发信站: 自由空间 (Sat Jan 9 21:45:10 2010), 站内
第一次在pretest发题，为后面的几门攒rp吧
一.填空(20分)（与上一年的是完全一样的，cv过来而已）
1.在双极型集成电路中不同BJT器件之间的隔离通常采用_____来实现，而埋层的作用则主要 是_____，提高BJT电流增益的主要方法有______,______以及______，若发射级掺杂浓度过 高也会导致BJT放大倍数的下降，主要是由于______效应造成的。
2.半导体晶体材料中载流子扩散系数主要取决于 A.散射机制 B.复合机制 C.杂质浓度梯度 D.表面复合速度
3.有效的降低NMOS晶体管的关态漏电流，可以采用下面哪种方法 A.减小源漏之间的沟道长度 B.降低器件阈值电压 C.提高衬底沟道区的掺杂浓度 D.降低源漏区的掺杂浓度
4.硅PN结实验表明小注入时，理论计算的I比实验值小，其原因主要是理论计算忽略了 A扩散区的产生电流 B.势垒区的产生电流 C.扩散区复合电流 D.势垒区的复合电流
5.要有效的抑制双极型晶体管的基区宽度调制效应，可以采用下面哪种方法 A.减小基区掺杂浓度 B.增大基区掺杂浓度 C.增大收集区掺杂浓度 D.减小基区宽度
二.(20分)一个NMOS器件，W=15μm,L=2μm,Cox=6.9*10^(-8)F/cm2,保持VDS=0.1V不变，VGS=1.5V时，IDS=35μA；VGS=2.5V时，IDS=75μA。求μn和VT。
三.(20分)采用N+掺杂的多晶硅栅极NMOS器件，P衬底掺杂浓度NA=3*10^16/cm3，φms=-1.10V，NSS=1.0*10^11/cm2，VT0=0.65V。求tox和VBS=-3V时的VT。
四.(20分)影响硅双极型晶体管高频性能的主要因素有哪些？能否用两个PN结二极管反向串联起来形成NPN或PNP的结构来实现BJT的电流放大作用，为什么？
五.(20分)采用电阻作为负载的NMOS反相器，NMOS的W/L=4/1，μn=500cm2/V-s，VT0=1.0V，Cox=1*10^(-7)F/cm2，R=10kΩ，VDD=5V。（1）求Vin=0，2.5V，5V时对应的输出电压VOH，VOM，VOL。
（2）如果要使VOM=2.5V，应当如何调整R或W/L的值，说明设计方案并求出此时的VOH和VOL。
发信人: arg (Saint Baby), 信区: Pretest
标 题: 微电子器件与电路期末-许军老师-六字班 发信站: 自由空间 (Sat Jan 3 22:03:23 2009), 站内
一.填空(20分)
1.在双极型集成电路中不同BJT器件之间的隔离通常采用_____来实现，而埋层的作用则主要是_____，提高BJT电流增益的主要方法有______,______以及______，若发射级掺杂浓度过高也会导致BJT放大倍数的下降，主要是由于______。
2.半导体晶体材料中载流子扩散系数主要取决于 A.散射机制 B.复合机制 C.杂质浓度梯度 D.表面复合速度
3.有效的降低NMOS晶体管的关态漏电流，可以采用下面哪种方法 A.减小源漏之间的沟道长度 B.降低器件阈值电压 C.提高衬底沟道区的掺杂浓度 D.降低源漏区的掺杂浓度
4.硅PN结实验表明小注入时，理论计算的I比实验值小，其原因主要是理论计算忽略了 A扩散区的产生电流 B.势垒区的产生电流 C.扩散区复合电流 D.势垒区的复合电流
5.要有效的抑制双极型晶体管的基区宽度调制效应，可以采用下面哪种方法 A.减小基区掺杂浓度 B.增大基区掺杂浓度 C.增大收集区掺杂浓度 D.减小基区宽度
二.一个硅PNP型BJT的发射区，基区与收集区的掺杂浓度分别为1e19，5e17和1e15，Xe=1um，Xb=0.7um，其中un=450，up=90，载流子扩散长度为20um，忽略发射结空间电荷区的复合效应，计算该BJT的发射结注入效率，基区输运系数以及晶体管电流放大倍数a和b.(20分)
三.P衬底上制作的一个Al栅极MOS器件，tox=500A，Qss=1.5e11cm-2，假设fai(ms)=-0.85V，计算该器件零偏开启电压和VBS=2V下的阈值电压.(20分)
四.对于MOS功率器件，通常采用什么方法增大其电流驱动能力？对于BJT功率器件，通常采用什么方法增大其电流驱动能力？并简要说明理由.(20分)
相关推荐：
loading