一．填空
1．（11101.01）2 =（ ）10 =（ ）16
2．（10010101）8421BCD = （ ）10 ＝（ ）余3码
（12）10 =（ ）格雷码
（143.375）10 = ( ) 2 = ( )16 3．( 110001 )补码= ( )原码 = ( ) 10
4．若两个2位二进制数A=A1A0和B=B1B0相等，则表明A1?B1= ；而A0⊙B0=________。
5．已知最小项ABC，其对应同样编号的最大项是_M7?A??B??C?___。 6. 逻辑函数式为(B?C)?D?A?B，由对偶定理和反演定理写出此函数对偶函数为( )、反函数为( )。 7．若逻辑函数F(A,B,C)??m(1,2,5)，则F(A,B,C)??M（ ）
。 8．在TTL的三态门、OC门、与非门、异或门电路中，为实现“线与”逻辑功能应选 门；为实现总线系统，应选 门。 9．逻辑函数的两种标准形式是 和 。
10．目前我们所学的双极型集成门电路和单极型集成门电路的典型电路分别是 电路和 电路。
11．对8路数据进行选择传输，所用的数据选择器的地址最少 位。 12．设计一个365进制计数器最少需要 片74LS160。
13．JK触发器的状态方程为Q*?Q?，则其驱动方程中J = ( ) ，K = ( )。 14．N个触发器构成的扭环形计数器中，无效状态有 ( ) 个。 15．施密特触发器的主要用途是 、 、 。
16．施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。 17．在一个4位D/A转换器中，若是权电阻型网络，则其电阻取值有____种；若是倒T形网络，则其电阻取值有_________种。
18．具有双极性输出的三位D/A转换器，其参考电压源为－8V，当输出电压为－3V时，其输入的数字量为 。
19．已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于 Hz；完成一次转换所用的时间应小于 。 20．已知某4K×4位的RAM芯片，它有地址线 条，数据线 条。 21．某存储器共有6条地址线和8条双向数据线，则该存储器容量为____；若选择一个同容量的存储器，地址线及数据线总和最少为____条。 22．FPGA的中文全称是 ，由于其编程数据是存放在 存储器中，一旦停电后这些编程数据便会丢失，所以每次开始工作时需要重新装载编程数据。
23．一片4KB的ROM能存储 个二值信息。
24．N位D/A的分辨率要达到千分之一以上，则N至少应为 位。 25．完成一次A/D转换一般要经过 、保持、 和 的过程。
1
二．判断
1．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （ ） 2．8421BCD码、5211BCD码和余三码都是恒（有）权码。 （ ） 3．由于门电路的输出值不高，任何门电路的输出都可以接在一起。 （ ） 4．组合逻辑电路产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ） 5．摩尔型时序电路，它的输出与输入及状态都有关。 （ ） 6．对T触发器和JK触发器，当T=J=K时，两个触发器的功能等效。（ ） 7．EEPROM不仅可以读，也可以写，因此它属于随机存储器。 （ ） 8．单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 （ ） 9．石英晶体多谐振荡器的突出优点是振荡频率稳定。 （ ） 10．A/D转换过程中，必然会出现量化误差。 （ ） 11．CMOS传输门属于双向器件，它的输入端和输出端可以互易使用。（ ） 12．时序逻辑电路一定会产生竞争-冒险现象。 （ ） 13．任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式仍然成立。 （ ） 14．在比较两个多位二进制数的大小时，必须自低而高地逐位比较。（ ） 15．用3个JK触发器就可以实现3位循环码计数器。 （ ） 16．在穆尔型(Moore)电路中，输出信号仅取决于存储电路的状态。（ ） 17．只读存储器在正常工作状态下只能从中读取数据。 （ ） 18．静态随机存储器(SRAM)工作时为了及时补充漏掉的电荷，必须辅以必要的刷新控制电路。 （ ）
19．单稳态触发器的暂稳态通常是靠RC电路的充放电过程来维持。（ ） 20．在D/A转换器在中，通常用分辨率和转换误差来描述转换精度。（ ）
三．选择
1．CMOS与非门的阈值电压是（ ）。
A．1.4V； B．VOH(max)； C．VDD； D．0.5VDD； E．0V。 2．下列电路中为时序逻辑电路的是（ ）。
A．优先编码器； B．移位寄存器； C．超前进位加法器； D．多位数值比较器； E．维持阻塞触发器。 3．米利（Mealy）型时序逻辑电路的输出（ ）。
A．只与输入有关； B．只与电路当前状态有关； C．与电路输入和当前状态有关； D．与电路输入和当前状态无关 4．将时间上连续变化的模拟量转换为时间上离散的模拟量的过程称为（ ）。
A．采样； B．量化； C．微分； D．编码； E．A/D转换。 5．可以将两个门电路的输出端并联使用的门电路是（ ）。
A．集电极开路输出TTL门； B．CMOS传输门； C．TTL三态门； D．推拉式输出TTL门； E．三态输出的CMOS门。 6．用户可编程的逻辑器件有（ ）。
A．GAL； B．E2PROM； C．EPROM； D．CPLD； E．PAL。 7．A/D转换器的种类很多，主要有（ ）。
A．倒T形电阻网络型； B．逐次渐近型； C．双积分型； D．权电流型； E．并联比较型。
2
8．一个输入高电平有效的8线-3线优先编码器，输出是低电平有效，则当8
个输入端同时为1（即有效）时，则输出编码应为（ ）。 A、111 B、011 C、100 D、000
9．某4位D/A转换器满刻度输出值为5V，则其输出电压为3V时对应的输
入数字量为（ ）。
A、1001 B、0011 C、0110 D、1100 E、其他 10．在下列可编程逻辑器件中具有输出逻辑宏单元OLMC是（ ）。 A、PROM B、FPGA C、GAL D、PLA 四．分析设计计算
1．（4分）已知逻辑函数F（A,B,C,D）=∑m (0,2,5,7,8,10 )+∑d (4,6,11,12 )，用卡诺图法将其化为最简与或式。
2．（6分）设计一个组合逻辑电路，当四个输入变量A、B、C、D的取值相同时，电路输出Y为1；否则输出为0。写出Y的逻辑式，并用非门和与非门画出逻辑电路图。
3．由8选1数据选择器构成的电路如下图所示。请写出输出F与输入A、B、C之间的逻辑函数式，并将它化成最大项之积形式。
4．试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的二进制数相减。允许附加必要的门电路。
5．计数器74161的连接图如下所示。列出状态转换图并说明计数进制。
LD?Q0 Q1 Q2 Q3 C1R?D74161EPCLKD0 D1 D2 DET3 111 6．用74160设计一个43进制、28进制、从1开始计数的12进制等计数器。
7．试分析图示时序电路，画出相应的输出端Q1、Q2及Y的波形，设 Q1 Q2的初始状态为00 。
3
9．二－五－十进制异步计数器74LS290接成的计数器如图所示。
（1）请画出电路的状态转换图；（6分）（2）说明这是几进制计数器。（2分）
8．用字扩展方式将4片256×8位的RAM接成一个1024×8位RAM。请写出每一片RAM的地址范围（以十六进制数形式表示）。
10．下图由555定时器实现的脉冲产生电路，根据图中参数回答： （1）说明两个555定时器分别实现什么功能的脉冲电路； （2）试定性画出两个555定时器输出电压Vo1、Vo的工作波形； （3）分别计算两个555定时器的输出波形周期和脉冲宽度。
4
11．八位权电阻DAC电路。输入为d7d6...d0，已知R=2RF，VREF =10V。 （1）求V0的输出范围；（2）求输入d7 ~ d 0 = 10010110 时的输出电压； （3）该DAC的分辨率为多少？
12．（12分）用同步十六进制计数器74LS161和8位倒T形电阻网络D/A转换器组成的波形发生器电路。已知RF =R，VREF＝－10V。 （1）画出计数器输出Q2Q1Q0的状态转换图（初始状态为0000）； （2）画出CLK信号作用下输出电压vo的波形，标出各点电压幅度； （3）写出此D/A转换器的分辨率。（2分）
10DRDLDD0 1 Q3 D2 1D74LS161Q2 3 EPQ1 CLKETQ0 CLKC0d0d1d2d3d4d5d6d7RFAvoS0S1S2S3S4S5S6S72R2R2R2R2R2R2R2R2RRRRRRRRVREFI
13．集成单稳态触发器74121外部连接和功能表如图所示，若VCC?5V，
Rext?51k?，Cext?0.142?F。
（1）试计算输出脉冲的暂稳态宽度；（4分）
（2）请根据输入A1、A2、B的波形画出输出vO的波形。（6分）
A105101520253035t/msA2
05101520253035t/msB
05101520253035t/msvO05101520253035t/ms14．由计数器74LS161和4选1数据选择器构成的电路如图所示。 （1）画出计数器输出Q3Q2Q1Q0的有效状态转换图；（4分） （2）画出CP作用下有效状态输出Q1、Q0的波形；（3分） （3）写出F依时钟节拍产生二进制序列。（3分） 5
搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新幼儿教育数字电路基础-期末考题 全文阅读和word下载服务。
相关推荐：
依旧如初