第一章 绪论
在机场的无线电通信导航设备中，信标机是一种重要的导航设备。目前， 机场所有的63-B型信标机为上个世纪60年代产品。该设备采用电子管技术，分立元件多，设备功耗大，功能单一，技术落后，已不能满足机场设备现代化的使用要求，为此，我根据目前广泛应用于各类仪器备、设中的单片机，针对信标机的技术要求，提出了基于单片机+CPLD体系结构的信标机设计方案。1 .1 63-B型信标机简介
63-B型信标机备用于向空中垂直发射无线电信标信号，当飞机通过信标机上空时，
飞机上的信标接收机接收到该信标信号，就可以判断飞机是否通过该点上空。
1.1.1组成
该信标机主要由发射机、手提式电压表、手提式电流表、天线电缆、七单元 ll木天线几部分组成。
1.1.2工作原理
工作原理是利用键控己调超高频振荡，垂直定向发射，作为定点标志。
1.1.3技术性能指标
工作频率:75MHz频率稳定度士2 X 104
音频:400Hz士5%，1300 Hz士5%，3000 Hz士5% 发射机的功耗为500VA
1.2存在的问题
63-B型信标机是机场试飞工作中担当重要的导航任务，但随着电子技术的发展和现代化试飞要求的不断提高，该型设备在使用过程中逐渐显露出如下问题:
- 1 -
1.2.1设计技术及元器件类型相对陈旧
该设备是60年代的电子管技术，元器件以电子管等分立元件为主，已属落 后淘汰产品。
1.2.2功能实现方式太过于手工化
该设备的功能实现是通过人工操作各类按键来进行控制，人机界面差，监测 是通过一个外置电流表和一个电压表来进行监测。
1.2.3分立元件过多导致可靠性差，维修困难
该设备分立元件的种类和数目过多，导致可靠性差，维修过程中查找故障困
1.2.4体积大，重量重
该设备的体积为800 X 600 X 700mm，重量为50KG。该设备分立元件的种类 和数目过多，元器件型号陈旧，元件尺寸大，是造成体积大，重量重的主要因素。 1.3研究背境
为提高信标机的可靠性，减小体积，减轻重量，提高智能化程度，我结合当 前的微机控制技术，对信标机的实现方案进行探讨，对促进导航技术的发展和设 备的更新具有重要的意义。
- 2 -
第二章 解决方案、设计内容和技术难点
2. 1解决方案
针对设备中存在的问题，结合现代化集成电路领域的先进技术，本文提出 以“单片机+CPLD体系结构实施对原系统的集成化设计和设备改型，可实现设 备的小型化、模块化和标准化，进一步提高集成度和可靠性，降低设备功耗。 2.1.1 CPLD/FPGA器件及EDA设计技术
现代电子系统一般由模拟子系统、数字子系统和CPU子系统三大部分组成。 数字系统以往是采用传统的搭积木式的方法进行设计，即由器件搭成电路板，由 电路板搭成电子系统，系统中分立元件的种类多且数目大。随着半导体技术、集 成技术和计算机技术的发展，可编程器件和EDA技术逐步得到普及，电子系统设 计发生了革命性的变化，解决了以往以分立元件为基础的电子系统存在的不足。 现在，利用可编程器件和EDA技术和EDA工具，就可以通过设计芯片来实现系统 功能，将原来由电路板设计的大部分工作放在芯片的设计中进行，极大地减少了 设计的盲目性，提高了设计效率。
可编程ASIC是指由用户编程来实现所需功能的专用集成电路，CPLD和FPGA 是可编程ASIC中极具魅力的可编程器件，它们是现代化系统设计、电路设计和 工艺设计紧密结合的产物。
CPLD/FPGA器件的设计可以分为设计输入、设计实现和器件编程三个步骤及 相应的功能仿真、时序仿真和器件功能测试三个验证过程，见图2.1.1
- 3 -
编程和下载 器件功能测试 设计实现：优化 时序仿真 设计输入原理图 功能仿真
图2.1.1可编程器件设计流程图
由图2.1.1可见，电路的设计与连接完全反映在芯片设计中，在下载之前的 设计输入和综合、仿真等工作都是通过软件来完成的。这种设计方法具有研发周 期短、成本低、设计灵活等优点，而且，其可编程特性使系统内的功能可以像软 件编程一样进行配置，实时地进行灵活而方便的更改和开发。这种“软”硬件的 系统设计概念使电子系统具有极强的灵活性和适应性。
EDA技术两个重要的基本特征是“自顶向下”的设计方法和VHDL硬件描述 语言。“自顶向下”的设计方法是指从系统级入手，在顶层进行功能方框图的划 分和结构设计，然后在方框图一级利用硬件描述语言来描述高层次的系统行为， 最后进行逻辑综合优化。这种设计方法有利于发现在早期发现结构设计中的错 误，提高设计的成功率。
硬件描述语言使得设计者在比较抽象的层次上描述设计的结构和内部特征。 它的突出的优点有:
——便于组织大规模系统设计VHDL提供了从行为级、RTL级、逻辑门级 到最终电路级和版图参数的多层次描述，整个设计过程都在VHDL的环境下进行。 随着EDA工具功能的优化，设计者可以逐步进行提高设计的层次，而相应的较低 层次的VHDL可由EDA自动生成，从而提高开发效率。
——语言的公开可利用性高VHDL语言已经成为IEEE标准，得到众多 EDA工具的支持。
——设计与工艺无关VHDL代码的可移植性和可利用性好，便于设计的复用 和继承。
- 4 -
相关推荐：
loading