电子竞赛常用CD40系列芯片资料 - 图文

电子竞赛常用CD40系列芯片资料 例：CD4026(十进制计数/7段译码器)

1、引脚功能图

当2和15为低3为高时，数码管随脉冲0-1-2…9-0 2脚为高电平时计数锁存 脚5.4.14一般为高显9时 5脚为低显2时14脚为低4脚与3脚一至

3、应用实例电路图

图* 4026构成时基电路

电子竞赛常用CD40系列芯片资料 例：CD4027/74LS111、114(双J-K触发器)

1、引脚功能图

当jk同时为1时Qn+1=Qn’

3、应用实例电路图

该振荡器能产生交变的50Hz脉冲方波，其占空比为50%。可供某些反相器电路应用。 该方波发生器由14级计数、振荡器(CD4060).双J—K触发器(CD4027);运算放大器(LM324)和少量的分立元件等组成。

电路的振荡由CD4060(IC1)外加晶振3.2768MHz完成，用电阻R1限制振荡回路功耗，R2是偏置电阻。为了启动和维持电路的振荡，用电阻R1提供必需的最小值跨导(等效)。 振荡的频率经“14”级分频，得到200Hz，再由CD4060的第③脚输出。200tHz频率又由双J—K触发器进一步“4分频，获得50Hz信号。该50Hz由CDD4027的15出，同时在14脚还产生与15脚的互补(相位差180。)频率信号。频率的占空比仍是50%。

50Hz的方波由运算放大器LM324的A1、A2进行缓冲处理，在其①脚和⑦脚获得相位相反的方波输出，可供一些反相器电路应用。

电子竞赛常用CD40系列芯片资料 例：CD4029(可预置4位二进制/BCD加减计数器)

1、引脚功能图简要功能介绍

当输入全部为低时，只给clk时钟,输出从9到0计数co平时为高输出为0时其为低，当只有10脚为高时给Clk电路从0到9计数，co只在显9时为低。5脚为高电平则锁存。1脚为高则并行置数.

3、应用实例电路图

电子竞赛常用CD40系列芯片资料 例：CD4051(八选一模拟开关 )

1、简要功能介绍及引脚功能图

6脚为低电 平时有效; 6脚为低电 平时无效

3、应用实例电路图