《计算机组成原理》考研白中英版配套考研真题合集

《计算机组成原理》考研白中英版配套考研真题合集

第一部分 历年考研真题

下列选项中，用于设备和控制器（I/O接口）之间互连的接口标准是（ ）。[2013年408统考] A．PCI B．USB C．AGP D．PCI-Express

【答案】B查看答案

【解析】设备和设备控制器之间的接口是USB接口，其余选项不符合，故

答案为B。

81下列选项中，用于提高RAID可靠性的措施有（ ）。[2013年408统考] Ⅰ．磁盘镜像 Ⅱ．条带化 Ⅲ．奇偶校验 Ⅳ．增加Cache机制 A．仅Ⅰ、Ⅱ B．仅Ⅰ、Ⅲ C．仅Ⅰ、Ⅲ和Ⅳ D．仅Ⅱ、Ⅲ和Ⅳ

【答案】B查看答案

【解析】能够提高RAID可靠性的措施主要是对磁盘进行镜像处理和进行奇

偶校验。其余选项不符合条件。

82某磁盘的转速为10,000转/分，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为（ ）。[2013年408统考] A．9ms B．9.4ms C．12ms D．12.4ms

【答案】B查看答案

【解析】磁盘转速是10000转/分钟，平均转一转的时间是6ms，因此平

均查询扇区的时间是3ms，平均寻道时间是6ms，读取4KB扇区信息的时间为0.2ms，信息延迟的时间为0.2ms，总时间为3+6+0.2+0.2=9.4ms。

83下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（ ）。[2013年408统考]

A．中断I/O方式请求的是方式请求的是CPU处理时间，DMA方式请求的是总线使用权

B．中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后 C．中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成 D．中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备

【答案】D查看答案

【解析】中断处理方式：在I/O设备输入每个数据的过程中，由于无需CPU

干预，因而可使CPU与I/O设备并行工作。仅当传输完一个数据时，才需CPU花费极短的时间去做些中断处理。因此中断申请使用的是CPU处理时间，发生的时间是在一条指令执行结束之后，数据是在软件的控制下完成传送。而DMA方式与之不同。DMA方式：数据传输的基本单位是数据块，即在CPU与I/O设备之间，每次传送至少一个数据块，DMA方式每次申请的是总线的使用权，所传送的数据是从设备直接送入内存的或者相反；仅在传送一个或多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。答案D的说法不正确。 84假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（ ）。[2012年408统考] A．55秒 B．60秒 C．65秒 D．70秒

【答案】D查看答案

【解析】CPU速度提高50%，即CPU性能提高比为1.5，改进之后的CPU

运行时间=90÷1.5=60秒。I/O速度不变，仍维持10秒，所以运行基准程序A所耗费的时间为70秒。

85假定编译器规定int和short类型长度分别为32位和16位，执行下列C语言语句：unsigned short X=65530；unsigned int y=X：得到y的机器数为（ ）。[2012年408统考]

A．0000 7FFAH B．0000 FFFAH C．FFFF 7FFAH D．FFFF FFFAH

【答案】B查看答案

【解析】X和y均为无符号数，其中X为16位，y为32位，将16位无符

号数转化成32位无符号数，前面要补零。因为X=65530=FFFAH，所以y=0000 FFFAH。

86float类型（即IEEE754单精度浮点数格式）能表示的最大正整数是（ ）。[2012年408统考] A．2126-2103 B．2127-2104 C．2127-2103 D．2128-2104

【答案】D查看答案

【解析】IEEE754单精度浮点数的尾数采用隐藏位策略的原码表示，且阶码

用移码表示的浮点数。规格化的短浮点数的真值为：(-1)S×1.f×2(E-127)，S为符号位，E的取值为1~254，f为23位；故float类型能表示的最大整数是1.111^1×2(254-127)=2127×(2-2-23)=2128-2104。

87某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：

Struct{ int a; char b; short c;}record;record.a = 273;

若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别为（ ）。[2012年408统考] A．0x00、0xC00D B．0x00、0xC00E C．0x11、0xC00D D．0x11、0xC00E

【答案】D查看答案

【解析】32位整数a需要占4个字节，16位整数c需要占2个字节，而

字符数据b占一个字节。a=273，转换成十六进制是111H，采用小端方式存放数据，地址0xC008中的内容为11H。由于数据按边界对齐存储，地址

0xC008~0xC00B中存放a，地址0xC00C中存放b，地址0xC00D中空闲，地址0xC00E~0xC00F中存放c。

88下列关于闪存（Flash Memory）的叙述中，错误的是（ ）。[2012年408统考]

A．信息可读可写，并且读、写速度一样快 B．存储元由MOS管组成，是一种半导体存储器 C．掉电后信息不丢失，是一种非易失性存储器 D．采用随机访问方式，可替代计算机外部存储器

【答案】A查看答案

【解析】考查闪存的特性，闪存是EEPROM的进一步发展，可读可写，用

MOS管的浮栅上有无电荷来存储信息，它依然是ROM的一种，故写速度比读速度

要慢不少。闪存是一种非易失性存储器，它采用随机访问方式，现在常见的SSD固态硬盘就是由flash芯片组成的，故答案为A。

89假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数是（ ）。[2012年408统考] A．1 B．2 C．3 D．4

【答案】C查看答案

【解析】Cache有4个行，2路组相联，即Cache被分成2组，每组2行。

主存地址为0~1、4~5、8~9可映射到第0组Cache中，主存地址为2~3、6~7可映射到第1组Cache中。Cache初始为空，采用LRU替换算法，当访问主存的10个地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数共有3次，分别发生在第7、8和10步时。

90某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（ ）。[2012年408统考] A．5位 B．6位 C．15位

D．33位

【答案】C查看答案

【解析】33个微命令分成5个互斥类（即5个字段），根据每个类中微命

令的多少可以分别确定字段的长度为3、2、4、3、3位，又因为采用直接编码方式，所以它们之和3+2+4+3+3=15也就是操作控制字段的位数。

91某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（ ）。[2012年408统考] A．20ns B．40ns C．50ns D．80ns

【答案】C查看答案

【解析】总线的时钟频率为100MHz，则时钟周期为10ns。数据是128

位，总线宽度是32位，所以需要4个时钟周期，而传输地址还需要一个周期，所以传输一个128位的数据至少需要5个时钟周期，所以至少需要10ns*5=50ns。 92下列关于USB总线特性的描述中，错误的是（ ）。[2012年408统考] A．可实现外设的即插即用和热插拔 B．可通过级联方式连接多台外设 C．是一种通信总线，可连接不同外设 D．同时可传输2位数据，数据传输率高

【答案】D查看答案

【解析】USB总线即通用串行总线，它的特点有：（1）即插即用；（2）

热插拔；（3）有很强的连接能力，能将所有外设链接起来，且不损失带宽；（4）有很好的可扩展性；（5）高速传输，速度可达480Mbps。所以A，B，C都符合USB总线的特点。对于选项D，USB是串行总线，不能同时传输两位数据，所以答案为D。

93下列选项中，在I/O总线的数据线上传输的信息包括（ ）。[2012年408统考]

Ⅰ．I/O接口中的命令字 Ⅱ．I/O接口中的状态字 Ⅲ．中断类型号 A．仅Ⅰ、Ⅱ B．仅Ⅰ、Ⅲ C．仅Ⅱ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ

【答案】D查看答案

【解析】在I/O总线的数据线上传输的信息包括I/O接口中的命令字、状

态字以及真正的数据，而中断类型号也是通过数据线传输的。

94下列选项中，描述浮点数操作速度指标的是（ ）。[2011年408统考] A．MIPS B．CPI C．IPC

D．MFLOPS

【答案】D查看答案

【解析】MFLOPS（Million Floating-point Operations per Second）表

示每秒执行多少百万次浮点运算，用来描述计算机的浮点运算速度。 MIPS（Million Instructions per Second）表示每秒执行多少百万条指令。 CPI（Cycles per Instruction）就是每条指令执行所用的时钟周期数。 IPC（Instructions per Cycle）每个时钟周期执行的指令数。

95float型数据通常用IEEE754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（ ）。[2011年408统考] A．C104 0000H B．C242 0000H C．C184 0000H D．C1C2 0000H

【答案】A查看答案

【解析】首先将x的十进制数转换为二进制数-1000.01，接着把它写成规

格化形式-1.00001×23（按IEEE754标准），然后计算阶码的移码=偏置值+阶码真值=127+3=130，最后短浮点数代码：数符位=1，阶码=1000 0010，尾数00 0010 0000 0000 0000 00000，写成十六进制为C104 0000H。选项D是一个很容易被误选的选项，其错误在于没有考虑IEEE754标准中隐含最高位1的情况，偏置值是128。

96下列各类存储器中，不采用随机存取方式的是（ ）。[2011年408统考]

A．EPROM B．CDROM C．DRAM D．SRAM

【答案】B查看答案

【解析】随机存取方式是指存储器的任何一个存储单元的内容都可以存取，

而且存取时间与存储单元的物理位置无关。CDROM是只读的光盘存储器，采用串行存取方式而不是随机存取方式。

97某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（ ）。[2011年408统考] A．22位 B．23位 C．25位 D．26位

【答案】D查看答案

【解析】MAR应保证能访问到整个主存地址空间（RAM+ROM）。因为

主存的地址空间大小为64MB=226B，所以MAR的位数至少需要26位。 98偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（ ）。[2011年408统考] A．间接寻址 B．基址寻址

C．相对寻址 D．变址寻址

【答案】A查看答案

【解析】在四种不同的寻址方式中，间接寻址按指令的形式地址从主存中

取出操作数的有效地址，然后再按此有效地址从主存中读出操作数。其余三种寻址方式可以统称为偏移寻址。

99某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（ ）。[2011年408统考] A．CF+OF=1 ＿

B．SF+ZF=0 C．CF+ZF=0 D．CF+SF=0

【答案】C查看答案

【解析】判断无符号整数A>B成立，满足的条件是结果不等于0，即零标

志ZF=0，且不发生进位，即进位/借位标志CF=0。所以正确选项为C。其余选项中用到了符号标志SF和溢出标志OF，显然可以排除掉。

100下列给出的指令系统特点中，有利于实现指令流水线的是（ ）。[2011年408统考]

Ⅰ．指令格式规整且长度一致 Ⅱ．指令和数据按边界对齐存放

Ⅲ．只有Load/Store指令才能对操作数进行存储访问

A．仅Ⅰ、Ⅱ B．仅Ⅱ、Ⅲ C．仅Ⅰ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ

【答案】D查看答案

【解析】指令定长、对齐、仅Load/Store指令访存，以上3个都是RISC

的特征，使取指令、取操作数操作简化且时间长度固定，能够有效地简化流水线的复杂度。

101假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（ ）。[2011年408统考] A．每个指令周期中CPU都至少访问内存一次 B．每个指令周期一定大于或等于一个CPU时钟周期 C．空操作指令的指令周期中任何寄存器的内容都不会被改变 D．当前程序在每条指令执行结束时都可能被外部中断打断

【答案】C查看答案

【解析】本题涉及的概念比较多。首先，如果不采用Cache和指令预取技

术，每个指令周期中至少要访问内存一次，即从内存中取指令。其次，指令有的简单有的复杂，每个指令周期总大于或等于一个CPU时钟周期。第三，即使是空操作指令，在指令周期中程序计数器PC的内容也会改变（PC值加“1”），为取下一条指令做准备。第四，如果机器处于“开中断”状态，在每条指令执行结束时都可能被新的更高级的中断请求所打断。所以应选择选项C。

102在系统总线的数据线上，不可能传输的是（ ）。[2011年408统考]

A．指令 B．操作数

C．握手（应答）信号 D．中断类型号

【答案】C查看答案

【解析】握手（应答）信号属于通信联络控制信号应该在通信总线上传输，

不可能在数据总线上传输。而指令、操作数和中断类型号都可以在数据线上传输。 103假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）。[2010年408统考] A．r1×r2 B．r2×r3 C．r1×r4 D．r2×r4

【答案】B查看答案

【解析】用补码表示时8位寄存器所能表示的整数范围为-128~+127。现

在4个整数都是负数，r1=-2，r2=-14，r3=-112，r4=-8，在4个选项中，只有r2×r3=1568，结果溢出，其余3个算式结果都未超过127，不发生溢出。

104假定变量i、f和d的数据类型分为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是（ ）。[2010年408统考]

Ⅰ．i==(int)(float)i Ⅱ．f==(float)(int)f Ⅲ．f==(float)(double)f Ⅳ．(d+f)-d==f A．Ⅰ、Ⅱ B．Ⅰ、Ⅲ C．Ⅱ、Ⅲ D．Ⅲ、Ⅳ

【答案】B查看答案

【解析】数据类型不同的数据在运算之前需要进行数据类型的转换。Ⅱ中，

f的数据类型从float转换为int时，小数点后面4位会丢失，故Ⅱ的结果不为真；Ⅳ中，d+f时需要对阶，对阶后f的尾数有效位被舍去而变为0，故d+f仍然为d，再减去d后结果为0，故Ⅳ的结果也不为真。Ⅰ和Ⅱ进行数据类型的转换的时候并没有改变其值。

105假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（ ）。[2010年408统考] A．0000H B．0600H C．0700H D．0800H

【答案】D查看答案

【解析】由题，知共需要8片2K×4位的芯片组成存储器，将其分成4组，

每组2个芯片；芯片中有11根地址线，存储器中有13根地址线，则存储器的地址线中高两位用于片选，低11位直接和芯片的地址端相连。0B1FH的二进制表示为0 1011 0001 1111（注意，只有13位），高两位为01，故可知对应最小地址为0 1000 0000 0000，即0800H。

106下列有关RAM和ROM的叙述中，正确的是（ ）。[2010年408统考] Ⅰ．RAM是易失性存储器，ROM是非易失性存储器 Ⅱ．RAM和ROM都采用随机存取方式进行信息访问 Ⅲ．RAM和ROM都可用作Cache Ⅳ．RAM和ROM都需要进行刷新 A．Ⅰ、Ⅱ B．Ⅱ、Ⅲ C．Ⅰ、Ⅱ、Ⅳ D．Ⅱ、Ⅲ、Ⅳ

【答案】A查看答案

【解析】RAM中的内容断电后丢失（易失性），ROM中的内容断电后不

会丢失（非易失性），同时RAM和ROM都采用随机存取方式（即CPU对任何一个存储单元的存取时间相同），区别在于RAM可读可写，ROM只读不写。而ROM显然不可用作Cache，也不需要刷新，所以Ⅲ和Ⅳ的叙述都是错误的。

107下列命中组合情况中，一次访存过程中不可能发生的是（ ）。[2010年408统考]

A．TLB未命中，Cache未命中，Page未命中

B．TLB未命中，Cache命中，Page命中 C．TLB命中，Cache未命中，Page命中 D．TLB命中，Cache命中，Page未命中

【答案】D查看答案

【解析】TLB即为快表，快表只是慢表（Page）的副本，因此TLB命中，

必然Page也命中，而当Page命中，TLB则未必命中，故D不可能发生；而Cache的命中与否与TLB、Page的命中与否并无必然联系。

108下列寄存器中，汇编语言程序员可见的是（ ）。[2010年408统考] A．存储器地址寄存器（MAR） B．程序计数器（PC）

C．存储器数据寄存器（MDR） D．指令寄存器（IR）

【答案】B查看答案

【解析】CPU有5个专用寄存器，它们是程序计数器（PC）、指令寄存器

（IR）、存储器地址寄存器（MAR）、存储器数据寄存器（MBR）和状态标志寄存器（PSWR），这些寄存器中有些是CPU的内部工作寄存器，对汇编语言程序员来说是透明的，在汇编语言程序设计中不会出现。但汇编语言程序员可以通过制定待执行指令的地址来设置PC的值，所以程序计数器（PC）对于汇编语言程序员可见的。

109下列选项中，不会引起指令流水线阻塞的是（ ）。[2010年408统考] A．数据旁路（转发） B．数据相关

C．条件转移 D．资源冲突

【答案】A查看答案

【解析】由于采用流水线方式，相邻或相近的两条指令可能会因为存在某

种关联，后一条指令不能按照原指定的时钟周期运行，从而使流水线断流。有三种相关可能引起指令流水线阻塞：①结构相关，又称资源相关；②数据相关；③控制相关，又称指令相关，主要由转移指令引起。

110下列选项中的英文缩写均为总线标准的是（ ）。[2010年408统考] A．PCI、CRT、USB、EISA B．ISA、CPI、VESA、EISA C．ISA、SCSI、RAM、MIPS D．ISA、EISA、PCI、PCI-Express

【答案】D查看答案

【解析】选项A中的CRT和USB、选项B中的CPI、选项C中的RAM和

MIPS均不是总线标准的英文缩写，只有选项D中的英文缩写均为总线标准。 111冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）。[2009年408统考] A．指令操作码的译码结果 B．指令和数据的寻址方式 C．指令周期的不同阶段 D．指令和数据所在的存储单元

【答案】C查看答案

【解析】在冯·诺依曼结构计算机中指令和数据均以二进制形式存放在同一

个存储器中，CPU可以根据指令周期的不同阶段来区分是指令还是数据，通常在取指阶段取出的是指令，其他阶段（分析取数阶段、执行阶段）取出的是数据。 112一个C语言程序在一台32位机器上运行。程序中定义了3个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是（ ）。[2009年408统考] A．x=0000 007FH，y=FFFF FFF9H，z=0000 0076H B．x=0000 007FH，y=FFFF FFF9H，z=FFFF 0076H C．x=0000 007FH，y=FFFF FFF7H，z=FFFF 0076H D．x=0000 007FH，y=FFFF FFF7H，z=0000 0076H

【答案】D查看答案

【解析】当两个不同长度的数据，要想通过算术运算得到正确的结果，必

须将短字长数据转换成长字长数据，这被称为“符号扩展”。例如，x和z为int型，数据长32位，y为short型，数据长16位，因此首先应将y转换成32位的数据，然后再进行加法运算。运算采用补码的形式，而x的补码是0000 007FH，y的补码是FFFF FFF7H，所以x+y=0000 0076H。

113浮点数加、减运算一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是（ ）。[2009年408统考] A．0011 1110 0010 B．0011 1010 0010

C．0100 0001 0001 D．发生溢出

【答案】D查看答案

【解析】X和Y的阶码不同，所以应该先对阶，对阶原则为：小阶向大阶

看齐。因此将Y对阶后得到：Y=27×5/32，然后将尾数相加，得到尾数之和为：34/32。因为这是两个同号数相加，尾数大于1，则需要右规，阶码加1。由于阶码的位数为5位，且含两位符号位，即阶码的表示范围在-8~+7之间。而阶码本身等于7，再加1就等于8。因此，最终结果发生溢出。

114某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ ）。[2009年408统考] A．0 B．1 C．4 D．6

【答案】C查看答案

【解析】首先根据主存地址计算所在的主存块号，然后根据组相联映射的

映射关系K=I mod Q（K代表Cache的组号，I代表主存的块号，Q代表Cache的组数）来计算Cache的组号。由于每个主存块大小为32字节，按字节编址，那么主存129号单元所在的主存块号是4，Cache共有16块，采用2路组相联映射方式（即每组2块），故Cache有8组，按照上面的公式可以计算得到Cache的组号=4 mod 8=4。

115某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ ）。[2009年408统考] A．1、15 B．2、15 C．1、30 D．2、30

【答案】D查看答案

【解析】主存储器包括RAM和ROM两部分，ROM区为4KB，则RAM

区为60KB。存储容量的扩展方法有字扩展、位扩展、字和位同时扩展三种。选用2K×8位的ROM芯片，只需采用2片芯片进行字扩展便可得到4KB的ROM区；选用4K×4位的RAM芯片，需采用(60K×8)/(4K×4)=30片芯片进行字和位同时扩展。

116某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第1字节为操作码字段，第2字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是（ ）。[2009年408统考] A．2006H B．2007H C．2008H D．2009H

【答案】C查看答案

【解析】相对寻址方式的有效地址EA=(PC)+D，其中PC为程序计数器，

D为相对偏移量。主存按字节编址，取指令时，每取一个字节PC值自动加1。由于转移指令由两个字节组成，取出这条转移指令之后的PC值自动加2，为2002H，故转移的目标地址为2002H+06H=2008H。

117下列关于RISC的叙述中，错误的是（ ）。[2009年408统考] A．RISC普遍采用微程序控制器

B．RISC大多数指令在一个时钟周期内完成 C．RISC的内部通用寄存器数量相对CISC多

D．RISC的指令数、寻址方式和指令格式种类相对CISC少

【答案】A查看答案

【解析】B项、C项、D项都是RISC的特点之一，所以它们都是正确的，

只有A项是CISC的特点，因为RISC的速度快，所以普遍采用硬布线控制器，而非微程序控制器。

118某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（ ）。[2009年408统考] A．90ns B．80ns C．70ns D．60ns

【答案】A查看答案

【解析】对于各功能段执行时间不同的指令流水线，计算机的CPU时钟周

期应当以最长的功能段执行时间为准。

119相对于微程序控制器，硬布线控制器的特点是（ ）。[2009年408统考] A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展难

【答案】D查看答案

【解析】在同样的半导体工艺条件下，硬布线（组合逻辑）控制器的速度

比微程序控制器的速度快。这是因为硬布线控制器的速度主要取决于逻辑电路的延迟，而微程序控制器采用了存储程序原理，每条指令都要访控存，所以速度慢。由于硬布线控制器一旦设计完成就很难改变，所以指令功能的修改和扩展难。 120假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（ ）。[2009年408统考]

A．10MB/s B．20MB/s C．40MB/s D．80MB/s

【答案】B查看答案

【解析】因为一个总线周期占用2个时钟周期，完成一个32位数据的传送。

总线时钟频率为10MHz，时钟周期为0.1μs，总线周期为0.2μs，则总线带宽是4B÷0.2μs=20MB/s。

121假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。[2009年408统考] A．5% B．9.5% C．50% D．95%

【答案】D查看答案

【解析】Cache的命中率H=N1/(N1+N2)，其中N1为访问Cache的次数，

N2为访存主存的次数，程序总访存次数为N1+N2，程序访存次数减去失效次数就是访问Cache的次数N1。所以根据公式可得：H=(1000-50)/1000=95%。