计算机组成与结构复习题参考答案

计算机组成与结构复习题(0) 参考答案：一、 选择题 1 B 13 C 2 A 14 C 3 C 15 C 4 B 16 D 5 C 17 A 6 B 18 C 7 C 19 C 8 B 20 C 9 B 21 B 10 D 22 C 11 B 23 A 12 D 24 B 二、 填空题

1. A.符号位 B.阶码 C.尾数 2. A.RR B.RS

3. A.数据 B.先进后出 C.存储器 4. A.cache B.浮点 C.存储管理 5. A.主存 B.L1级cache 6. A.便携式 B.固态盘

7. A.存储容量 B.存取时间 8. A.程序 B.地址

9. A.符号位 B.数值域 10. A.cache B.主存 11. A.流水 B.CISC

12. A.并行 B.空间并行 C. 时间并行 13. A.地址线 B.数据线 C.控制线

14. A. 时间并行 B. 空间并行 C. 时间并行+空间并行 15. A.阶码 B.指数 C.对阶

16. A.SRAM B.DRAM C.断电后不能保存信息 17. A.跳跃 B.程序计数器PC 18. A．阶码 B． 尾数

19. A.原码 B.补码 C.反码

20. A.容量大 B. 速度快 C. 成本低 三、

1. 解：存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。存储器带宽是指存储器在单位时间中的数据传输速率。

2. CISC是复杂指令系统计算机的英文缩写。其特点是： A) 指令系统复杂庞大，指令数目一般多达2、3百条。 B) 寻址方式多 C) 指令格式多 D) 指令字长不固定 E) 可访存指令不加限制

F) 各种指令使用频率相差很大 G) 各种指令执行时间相差很大 H) 大多数采用微程序控制器

3. 从时间上讲,取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通

用寄存器）。

4. CPU主要有以下四方面的功能：

A) 指令控制：程序的顺序控制，称为指令控制。

B) 操作控制：CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。

C) 时间控制：对各种操作实施时间上的控制，称为时间控制。

D) 数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工处理。

5. 当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存区域。为此，系统提供存储保护。通常采用的方法是：存储区域保护和访问方式保护。 6. RISC是精简指令系统计算机，它有以下特点：

A) 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。 B) 指令长度固定，指令格式种类少，寻址方式种类少。

C) 只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。 D) 大部分指令在一个机器周期内完成。 E) CPU中通用寄存器数量相当多。

F) 以硬布线控制为主，不用或少用微指令码控制。

G) 一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。 7. 解：将16进制数展开后，可得二进制格式为 0 1000 0010 0110 1100 0000 0000 0000 000 ↑

S 阶码8位 尾数23位 指数e = 阶码-127 = 10000010-01111111 = 00000011 = （3）10

包括隐藏位1的尾数1.M = 1.011 0110 0000 0000 0000 0000 = 1.011011 于是有 X =（-1）×1.M×2 = +（1.011011）×2 = +1011.011 = （11.375）10 8. 解：

S1 S2 S3 S4

S

e

3

IF EX ID 入→ (a)指令周期流程 WB

时空图法：假设指令周期包含四个子过程：取指令（IF）、指令译码（ID）、 执行运算（EX）、结果写回（WB），每个子过程称为过程段（Si），这样，一个流水线由一系列串连的过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。

图（b）表示非流水CPU的时空图。由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此每隔4个单位时间才有一个输出结果，即一条指令执行结束。 图（c）表示流水CPU的时空图。由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。

比较后发现：流水CPU在八个单位时间中执行了5条指令，而非流水CPU仅执行2条指令，因此流水CPU具有更强大的数据吞吐能力。 9. 最小值2-111111×0.00000001最大值2111111×0.11111111

10. 解：1）P表示单位时间中指令流水线输出的指令数。其中n为指令数，分母表示流水

线执行n条指令所花的总时间。 2）S表示流水线的加速比（S>1）。它是顺序执行n条指令所花的时间T0=k×Δt×n与流水方式执行n条指令所花的时间Tk=（k+n-1）×Δt之比。 3）E表示流水线的效率（E<1），它表示流水线时空图的有效面积与k过程段和Tk所围矩形时空图的面积之比。

11. 解：（1）32位字长为4B，220 = 1M = 1024K,存储器容量为220×4B = 4MB，可存储4M

字节的信息

（2）SRAM芯片容量为512K×8位 = 512KB = 0.5MB, 所需芯片数目为：4MB ÷ 0.5MB = 8片

（3）因为219 = 512K，即芯片片内地址线19位，存储器容量为1M,地址线为20位，故

需1位地址线作芯片片选选择（CS），用A19选第1个模块，用A19选第2个模块。

12. （1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差； （2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长；

（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反；

（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握。

13. CPU有以下寄存器：

（1） 指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2） 程序计数器（PC）：用来确定下一条指令的地址。 （3） 地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4） 缓冲寄存器（DR）：

<1>作为CPU和内存、外部设备之间信息传送的中转站。

<2>补偿CPU和内存、外围设备之间在操作速度上的差别。

<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5） 累加寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运

算时，为ALU提供一个工作区。

（6） 状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条

件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。

14.

（1）控制存储器 用来存放实现全部指令系统的所有微程序。

（2）微指令寄存器 用来存放由控制存储器读出的一条微指令信息。 （3）地址转移逻辑 在一般情况下，微指令由控制存储器读出后直接给出下一条微指令地

址，这个微地址信息就存放在微地址寄存器中，如果微程序不出现分支，那么下一条微指令的地址就直接由微地址寄存器给出。当出现分支时，由地址转移逻辑自动完成修改微地址的任务。

15. 解：输入数据为 [x]原=01101 [y]原=11011

因符号位单独考虑，阵列乘法器输入为：∣x∣=1101，∣y∣=1011 1101 × 1011 1101 1101 0000 + 1101 10001111

乘积符号位运算结果: x0y0=01=1 阵列乘法器输出为10001111，加上乘积符号位1，得原码乘积值[x×y]原=110001111，换算成二进制数真值 x×y=（-10001111）2 =（-143）10

十进制数乘法验证：x×y=13×（-11）=-143。

16. 解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是： q=64位×4=256位

顺序存储器和交叉存储器连续读出4个字所需的时间分别是： t2=mT=4×200ns=800ns=8×10(s)

t1=T+(m-1)τ=200+3×50=350ns=3.5×10(s) 顺序存储器和交叉存储器的带宽分别是: W1=q/t2=256/(8×10)=32×10(位/s) W2=q/t1=256/(3.5×10)=73×10(位/s) 17. 解 (3) E = Disp (4) E = (B)

(5) E = (B) + Disp

-7

7

-7

-7

-77