第一范文网 - 专业文章范例文档资料分享平台

1篇3章习题解答浙大版集成电路课后答案

来源:用户分享 时间:2025/5/21 20:35:02 本文由loading 分享 下载这篇文档手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ:xxxxxx 处理(尽可能给您提供完整文档),感谢您的支持与谅解。

VDS?VDD?ID(Rd?Re)VGS2)  ID?IDSS(1?VGS(off)VGS?IDRs求得:ID?0.5mAVGS?10V

题1.3.9 总结各种类型FET的偏置条件:

(1) 说明场效应管处于可变电阻区,恒流区(放大区)和截止区的主要特征(指vDS、vGS

和iD)。

(2) 为保证工作于放大区,vDS和vGS的极性应如何设置?[在题表1.3.9(a)和题表1.3.9

(b)中打“√ ”]。

解:(1) 可变电阻区:场效应管的沟道尚未预夹断,VDS<VGS-VGS(th),ID随VDS增加而较

快增加。

恒流区:场效应管的导电沟道被预夹断,VDS>VGS-VGS(th),VGS>VGS(th),ID基本

不随VDS增加而增大。

截止区:场效应管的沟道被完全夹断,VGS<VGS(th),ID=0,VDS=VDD。

(注:指增强型NMOS管,其它类型只要注意电源极性,同样可以给出)

(2) 题表1.3.9(a) 题表1.3.9(b) VDS极性 VGS与VDS极性异同 耗尽型 结 型 相反 + N沟道 MOS 可同可反 - P沟道 MOS 增强型 相 同

题1.3.10 图题1.3.10(a)所示为N沟道场效应管在可变电阻区的输出特性。当要求将其作为压控电阻时,可接成图(b)所示的电路形式。若要求该电路得到1/3的分压比(VO/VI=1/3),应选择多大的VGG?

图题1.3.10

解: 因

VOVI?13,所以VO=VDS=0.5V,

ID=(1.5V-0.5V)/6K≈0.167mA,由VDS、ID可从特性曲线上求得VGG≈1.0V。

题1.3.11 图题1.3.11所示电路中,已知FET的IDSS=2mA,VP= -2V。 (1) 求ID=2mA时RS的取值范围; (2) 求RS=20kΩ时的ID值。

图题1.3.11

解: (1) 当考虑VDS=1V时,Rs=0~9.5kΩ

(2) ID≈1mA

题1.3.12 在图题1.3.12(a)所示的放大电路中,设输入信号vS的波形和幅值如图中所示,JET的特性如图题1.3.12(b)所示,试用图解法分析: (1) 静态工作点:VGSQ、IDQ、VDSQ;

(2) 在同一个坐标下,画出vS、iD和vDS的波形,并在波形图上标明它们的幅值。 (3) 若VGG改为-0.5V,其它条件不变,重画iD、vDS波形;

(4) 为使VGG= -0.5V时,iD、vDS波形不失真,重新选择Rd的数值和静态时的VDSQ。

图题1.3.12 解: (1) 图解分析如图1.3.12(a)所示。由图可得:

VGSQ=-1V、VDSQ=10V、IDQ=8mA。

(2) vs、iD和vDS的波形如图1.3.12(a)所示。

(3) 若VGG改为-0.5V,vs、iD和vDS的波形如图1.3.12(b)所示。显然iD和vDS的波形已经出现失真。

(4) 为使VGG= -0.5V时,iD、vDS波形不失真,可减小Rd以改变负载线的斜率,可取VDSQ=10V,如图1.3.12(b)中的Q’所示。所以

Rd?20V?10V12mA?0.83 k?

图1.3.12(a)

图1.3.12(b)

题1.3.13 由P沟道结型场效应管组成的电路和它的漏极特性曲线示于图题1.3.13(a)、(b)中。在VI= -10V,R=10kΩ,Rd=5kΩ,VGG分别为0 V,1V,2V,3V时,求电路输出VO值各为多大?

图题1.3.13

解: 当VI= 10V,R=10kΩ,Rd=5kΩ时,场效应管工作在可变电阻区上。当VGS=0V、1V、2V、3V时,RDS分别为0.83k?、1k?、1.25k?、1.67k?。而输出电压为

VO?RDS?RdRDS?Rd?RVI

所以当VGS=0V、1V、2V、3V时,相应的输出电压分别为3.68V、3.75V、3.84V、4.0V。

题1.3.14 试用三只电容量足够大的电容器C1、C2、C3,将图题1.3.14所示放大电路分别组成CS、CD和CG组态,并在图中标明各偏置电源和电解电容上的极性,以及信号的输入、

输出端子。(在电源前加正、负号,在电解电容正极性端加正号。)

图题1.3.14 解:CS、CD、CG放大电路分别如图1.3.14所示。

图1.3.14

题1.3.15 设图题1.3.15所示电路中FET的IDSS =2mA,VP= - 4V,试计算标明在各电路中的电压或电流的大小。

图题1.3.15 解: 图(a):ID≈1mA;

图(b):VD≈11.16V。

题1.3.16 在图题1.3.16所示的FET基本放大电路中,设耗尽型FET的IDSS =2mA,VP= - 4V;增强型FET的VT=2V,IDO=2mA。 (1) 计算各电路的静态工作点;

(2) 画出交流通路并说明各放大电路的组态。

图题1.3.16

解: (1) 图(a):IDQ≈0.5mA,VGSQ=-2V,VDSQ≈3.8V;

图(b):IDQ≈0.76mA,VGSQ≈-1.5V,VDSQ≈8.5V; 图(c):IDQ≈0.25mA,VGSQ=2.8V,VDSQ≈13V。 (2) 交流通路如图1.3.16所示。

图(a)为共源极放大电路(CS); 图(b)为共漏极放大电路(CD); 图(c)为共源极放大电路(CS)。

图1.3.16

1篇3章习题解答浙大版集成电路课后答案.doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印
本文链接:https://www.diyifanwen.net/c0sa1e4cem29s4tl8l1dx_2.html(转载请注明文章来源)
热门推荐
Copyright © 2012-2023 第一范文网 版权所有 免责声明 | 联系我们
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ:xxxxxx 邮箱:xxxxxx@qq.com
渝ICP备2023013149号
Top