实验05 时序逻辑电路实验(1)

实验三 寄存器实验

一、实验目的

1、通过实验学习通过VHDL语言设计电路的基本方法。 2、通过实验理解D触发器的设计方法，并掌握在Quartus II软件中通过VHDL语言的形式进行D触发器设计的过程。 3、复习Quartus II软件的“创建组件”功能。

4、利用创建好的“D触发器”组件，设计一个8Bit寄存器。 二、实验步骤

1、在“我的电脑”中新建一个目录。（注意：目录尽量建立在自带的U盘上，以防实验工程被还原）

2、打开QuartusII软件，点击菜单中的“File->New Project Wizard”选项，启动新建工程向导程序，新建一个Quartus II工程。工程文件保存在第1步创建的目录中，工程命名为：“DFFCE”。

向导第3步选择FPGA芯片，这里要按照实验箱上的芯片型号选择：Family选择“Cyclone II”，Available devices选择“EP2C5T144C8”，其它地方保持默认选择。

图1 向导第3步设置工程用芯片

3、工程建立完成后，点击菜单“File->New”选项，打开新建文件窗口，选择“Design Files->VHDL File”，再点击“OK”按钮，创建一个电路图设计文件。

图2 新建文件窗口

4、点击菜单“File->Save As”选项，将新建的电路图设计文件保存在工程目录中，注意：文件名要与工程名保持一致：DFFCE.VHD。

5、在新建的VHDL设计文件中输入创建一个D触发器的源代码。这里创建一个上升沿触发且带片选信号的D触发器，代码如下：

LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY DFFCE IS

PORT(clk,d,ce:IN STD_LOGIC; q:OUT STD_LOGIC); END DFFCE;

ARCHITECTURE EXCU OF DFFCE IS SIGNAL qd:STD_LOGIC; BEGIN

PROCESS(clk,ce,qd) BEGIN

IF(clk'EVENT AND clk='1') THEN IF (ce='0') THEN qd<=d; END IF; END IF;

END PROCESS; q<=qd;

END EXCU;

6、保存设计文件后，点击工具栏上的“Start Compilation”按钮后，开始进行工程的编译。

7、点击菜单上的“Assignments->Pins”选项打开管脚分配窗口。因为已经编译了工程，所以这时已经可以在窗口中看到管脚信息。

图3 管脚分配

8、管脚的分配如下：

9、管脚分配完成后再次点击编译按钮，进行完全编译，生成“DFFCE.sof”文件。

10、通过USB-Blaster仿真器，利用“JTAG”接口将编译成的sof文件下载到芯片上，连接线路后验证实验结果。 实验连线：FPGA单元27、31、90连接S0、S3、KK+，FPGA单元142连接FPGA单元L0