洛阳理工学院课程设计报告
④ 功能描述
AT24C02支持IC，总线数据传送协议IC，总线协议规定任何将数据传送到总线的器件作为发送器。任何从总线接收数据的器件为接收器。数据传送是由产生串行时钟和所有起始停止信号的主器件控制的。主器件和从器件都可以作为发送器或接收器，但由主器件控制传送数据（发送或接收）的模式，通过器件地址输入端A0、A1和A2可以实现将最多8个AT24C02器件连接到总线上。 ⑤管脚描述
表2-6 管脚描述
管脚名称 A0 A1 A2 SDA SCL WP VCC 功能 器件地址选择 串行数据/地址 串行时钟 写保护 +1.8V~6.0V工作电压 地 VSS SCL 串行时钟 AT24C02串行时钟输入输入管脚用于产生器件所有数据发送或接收的时钟，这是输入管脚。 SDA串行数据/地址 AT24C02双向串行数据/地址管脚用于器件所有数据的发送或者接收，SDA是一个开漏输出管脚，可与其他开漏输出或者集电极开路输出进行线或（wire-or）。 A0、A1、A2器件地址输入端 这些输入脚用于多个器件级联时设置器件地址，当这些脚悬空时默认值为0。当使用AT24C02时最大级联8个器件AT24C02 。如果只有一个AT24C02被总线寻址，这三个地址输入脚（A0、A1、A2）可悬空或者连接到VSS，如果只有一个AT24C02被总线寻址这三个输入脚（A0、A1、A2）必须连接到VSS。 WP写保护 8
洛阳理工学院课程设计报告
如果WP管脚连接到VCC，所有内容都被写保护只能读。当WP管脚连接到VSS或悬空允许器件进行正常的读/写操作。
2.3 本次硬件设计的Proteus 仿真图：
图2-5 总体硬件设计仿真图
图 2-6 闹钟调整界面
9
洛阳理工学院课程设计报告
图 2-7 时间调整界面
三 系统软件设计
3.1 程序部分流程图：
图 3-1 总程序流程图 开始初始化读、写日期、时间和星期分离日期\\时间星期显示子程序定时闹铃子程序日期时间星期修改子程序返回 10
洛阳理工学院课程设计报告
图 3-2 时间调整程序流程图
11
相关推荐：
loading