CPLD设计与非门、或非门电路

来源：用户分享时间：2026/8/28 18:35:27 本文由

说明：文章内容仅供预览，部分内容可能不全，需要完整文档或者需要复制内容，请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ：xxxxxx 处理（尽可能给您提供完整文档），感谢您的支持与谅解。

项目报告

学号：姓名

项目名称任务任务1.1：使用VHDL语言在Quartus Ⅱ开发环境中设计与非门、或非门电名路称项目一：基本数字时钟的设计任务内容 1、与非门：编写VHDL代码（参见教材P31），仿真验证。 LIBRARY IEEE;----调用库文件 USE ieee.std_logic_1164.ALL;----调用库文件 ENTITY test03 IS ----定义实体任务代PORT ----定义端口 ( A,B : IN STD_LOGIC; ----输入端口 Y : OUT STD_LOGIC); ----输出端口码 END TEST03; ----结束实体 ARCHITECTURE a OF TEST03 IS ----定义行为 BEGIN ----开始行为 Y <= A NAND B; ----行为描述 END a; ----结束行为

功能仿真波形时序仿真波形 2、或非门：编写VHDL代码（参见教材P34），仿真验证。 LIBRARY IEEE; USE ieee.std_logic_1164.ALL; ENTITY tf05 IS 任务代PORT ( A,B : IN STD_LOGIC; Y : OUT STD_LOGIC); 码 END tf05; ARCHITECTURE a OF tf05 IS BEGIN Y <= A NOR B; END a;

功能仿真波形时序仿真波形 3、异或门：编写VHDL代码（参见教材P40），仿真验证。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY tf03 IS 任PORT( A,B:IN STD_LOGIC; Y:OUT STD_LOGIC); 务代END tf03; 码 ARCHITECTURE D OF tf03 IS BEGIN Y<=A XOR B; END D;

功能仿真波形时序仿真波形 4、与或非门：编写VHDL代码（参见教材P36），仿真验证。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY EX_4AND_OR_NOT_1 IS PORT( A,B:IN STD_LOGIC; C,D:IN STD_LOGIC; Y:OUT STD_LOGIC); END EX_4AND_OR_NOT_1; ARCHITECTURE D OF EX_4AND_OR_NOT_1 IS SIGNAL TEMP1:STD_LOGIC; SIGNAL TEMP2:STD_LOGIC; SIGNAL TEMP3:STD_LOGIC; BEGIN TEMP1<=A AND B; TEMP2<=C AND D; TEMP3<=TEMP1 OR TEMP2; Y<=NOT TEMP3; END D; 任务代码功能仿真波

搜索更多关于： CPLD设计与非门、或非门电路的文档

CPLD设计与非门、或非门电路.doc 将本文的Word文档下载到电脑，方便复制、编辑、收藏和打印

下载这篇word文档

本文链接：https://www.diyifanwen.net/c15ctv406p557eja0ptai_1.html（转载请注明文章来源）