VCC330?ui1O20407080100120140R48uiC7555362510.1μFuoC5tui2O20407080100120140
图 9-14 题9-14的电路图和输入波形图
解： 此电路是555定时器构成的单稳态触发器。根据图示参数
- tw ?1.1RC = 330?0.1?106=36.3?s
由此可以确定,第二个触发输入是符合单稳态触发器对触发信号低电平宽度的要求,即触发信号的低电平宽度要小于暂稳时间。
若采用第一个触发信号，由于它的低电平宽度达50?s，超过了36.3?s。所以，暂稳态结束后，触发信号仍然存在。此时，因为触发输入为低电平，555定时器的输出应为高电平。当达到70?s时刻，触发输入变为高电平，输出才变为低电平。输出相当触发输入的反相。
对第二个触发输入，为单稳工作状态，输出脉冲宽度36.3?s。波形图参阅图9-14(b)。
tui1O20407080100120140uoOt20407080100120140tui2O20407080100120140tuoO20407080100120140t图9-14(b) 题9-14的输出波形
【9-15】由555定时器构成的施密特触发器如图9-15(a)所示。 ①在图9-15(b)中画出该电路的电压传输特性曲线；
②如果输入ui为图9-15(c)的所示信号，对应画出输出uo的波形； ③为使电路能识别出ui中的第二个尖峰，应采取什么措施？
④在555定时器的哪个管脚能得到与3脚一样的信号，如何接法？
+6V748351uo(V)64ui(V)4V2Vuo(V)555ui62uo0tC520(a) 2 4 6ui(V)0(c)t(b)图9-15 题9-15电路图和波形图
解：
【9-16】分析图9-16所示电路的工作原理。计算uo2的振荡频率和振荡的持续时间。
37
RA1RB1100k?VCC4835VCCRA21k?71M?555I1uo1RB24.7k?7620.1μF4835555II1uo262C1+10μF
C5C2C5
图9-16 题9-16电路图
解：555定时器I和II的振荡周期分别是
T1?T1H?T1L?0.7(RA?RB)C1?0.7RBC1?7.7?7?14.7s
T2?T2H?T2L?0.7(Ra?Rb)C2?0.7RbC2?0.399?0.329?0.724ms
根据电路连线，只有当uo1为高电平时，定时器Ⅱ才可能振荡。所以，在T1H?7.7s的期间内,，才能振荡，振荡
1频率是f??1.37kHz。555定时器Ⅱ发出频率为1.37kHz的断续波，持续7.7s，停止7s。
T2【9-17】图9-17(a)为由555定时器构成的单稳态触发器电路，为了获得窄的触发脉冲，在输入端加入了一个微分电路Ri、Ci。请问：
①微分电路的参数如何选择？ ②说明二极管的作用。
③图(a)和图(b)两个电路都能获得需要的触发脉冲吗?为什么?
VCCR47628351VCCDRiR76248351uiCiDRiC555uoC5uiCiC555uoC5 (a) (b) 图9-17 题9-17的电路图
解：1．设输入触发脉冲为50%占空比、频率为f的方波，高电平为VCC、低电平为0。微分电路应满足RiCi<<１/ f。
2．输入信号微分后，有正向和负向尖脉冲，二极管对正向尖脉冲进行限幅，只留下负向尖脉冲用于触发单稳态触发器。
3．图9-17(a)获得的负向尖脉冲高电平为0V，低电平为-VCC，触发脉冲虽然是负脉冲，但其高、低电平的数值不符合要求；图(b)也可获得负向尖脉冲，其高电平为VCC，低电平为0V，满足555定时器单稳态触发器对输入触发信号逻辑电平的需要。见图9-17(b)。
ui￠·??ê?3?èì???μ0V-VT·?ùê?3?CCèì???μVCC
0V图9-17(b) 微分与限幅输出波形
【9-18】图9-18给出了A、B、C、D四种波形图，A是已知的输入波形，如何能获得B、C、D三种波形？
1． 画出得到波形B的电路图，并说明电路的名称；
2． 画出得到波形C的电路图，并说明电路的名称；指出哪个元件可以调节tw； 3． 画出得到波形D的电路方框图，对方框的功能要加以说明。
38
ABCtWt'WD
图9-18 题9-18的波形图
解：
1．二分频，用一个T’触发器即可实现； 2.单稳态触发器，其电路见图9-18(b)，调节R，即可改变输出脉冲的宽度tw，其输入端应加入图9-17(b)的微分电路。
3.先通过一个六进制计数器，使其输出高电平有四个时钟周期宽，低电平有二个时钟周期宽。用这个输出波形与时钟相“与”，即可得到D输出波形。电路的方框图见图9-18(c)。
VCCR47628351555uoCPC5uiC?ê?y?÷&
图9-18(b) 实现波形C 图9-18 (c) 实现波形D的方框图
习 题
【10-1】下列哪种触发器可用于移位寄存器：
基本RS触发器、D触发器、JK触发器、T触发器、T?触发器 解：
构成移位寄存器的触发器必须在时钟的控制下，实现数据“0”或“1”的移位，所以触发器必须是时钟触发器，且具有置“0”、置“1”的功能。
【10-2】用维持阻塞D触发器和与非门设计一个三位右移寄存器，用一控制信号X加以控制，当X=0时能串行输入新数据DI，当X=1时具有自循环功能。
解：
n根据题意D2=XQ0?XDI，很容易画出如题图10-2所示的逻辑图：
X1DI&&&DQQFF2DQFF1DQFF0QQCP
题图 10-2
【10-3】采用JK触发器实现一个四位右移移位寄存器。如果触发器没有Q端，该如何办？ 解：
如果JK触发器有Q端，构成移位寄存器时，低一位的触发器的Q端接向相邻高一位触发器的J端；Q端接向K端。如果JK触发器没有Q端，低一位的触发器的Q端接向相邻高一位触发器的J端，同时通过一个反相器再接向K端。因为移位寄存器中触发器只需要具备置“0”和置“1”功能，根据JK触发器的真值表，在执行置“0”和置“1”功能时，J端和K端的状态是相反的。
39
【10-4】在二进制异步计数器中，请将正确的进位端或借位端填入下题表10-4中。 解：
题表10-4 触发方式 计数器类型 加法计数器 减法计数器 上升沿触发 由 Q 端引出进位 由 Q 端引出借位 下降沿触发 由 Q 端引出进位 由 Q 端引出借位
【10-5】分析图10-5(a)所示计数器电路。 ①画出状态转换图，指出是几进制计数器。
②验证该计数器能否自启动，如果不能请修改电路，使之能自启动。
Q1Q2Q3J1Q1K11J2Q2K2J3Q3K3CP图10-5(a) 题10-5逻辑图
解：
电路由三个下降沿JKFF构成，均由同一个时钟CP触发。所以为同步计数器，其分析步骤如下： 1．写出驱动方程，由图知
J1?Q3 J2?Q1Q3 J3?Q1Q2K1?Q3?Q2 K2?Q3 K3?Q1Q2
0122．列状态转换表：
先任意设电路Q3Q2Q1的某一状态为初始状态，可得到
345触发器输入端J、K的状态，在时钟CP的作用下，可得到一个新的 状态；再以此设为电路的现态，求出其次态，直至得到电路所有可
76能出现的状态的次态。
本例设Q3Q2Q1的初始状态为000，在CP的触发下，可得到 图10-5(b) 状态转换图 其次态仍为000，再设初态为001，求得其次态，依次类推…。 如题表10-5所示。
3．画状态转换图。
4．该电路为五进制计数器。
不能自启动，可用次态卡诺图的方法，修改000、001、010的次态使之进入正常时序，并兼顾驱动方程最简，可将000、001、 010的次态变为100，画出次态卡诺图可得到J3新的驱动方程，即J3=1。而K3、、J2、K2、J1、K1的驱动方程不变，这样就可以自启动。新的状态转换图如图10-5(b)所示。
题表10-5
Q3 Q2 Q1 J3 K3 J2 K2 J1 K1 40
相关推荐：
loading