西安电子科技大学榆林函授站2013年上学期期末考试数学逻辑电路试题

3、试设计一个011序列信号检测器，用来检测串行二进制代码。要求：每当连续输入0、1、1时，检测器输出Z为“1”，否则，输出为“0”.试画出其原始状态图,并进行状态化简,给出状态编码。

第 5 页 共 5 页

西安电子科技大学榆林函授站2013上学期期末考试

数字逻辑电路试卷（A卷）参考答案

一：选择题：

1. C 2. D 3. B 4. B 5. C 6. D 二：填空题： 1. 0、1

2. 高、低 3.

4. 卡诺图、真值表 5. 移位寄存器 三：简单分析题：

1. 1）该图由四个D触发器，将前一个触发器的输出接到后一个触发器的输入，根据D触发器的特征方程Qn?1?D，构成同步串行移位。（3分） 2）其移位原理可分析如下（注上升沿有效）：

第一个CP1脉冲来临时的DI＝1，则四个触发器的状态为Q0Q1Q2Q3?1??? 第二个CP2脉冲来临时的DI＝0，则四个触发器的状态为Q0Q1Q2Q3?01?? 第三个CP3脉冲来临时的DI＝0，则四个触发器的状态为Q0Q1Q2Q3?001? 第四个CP4脉冲来临时的DI＝1，则四个触发器的状态为Q0Q1Q2Q3?1001

也就是说在CP脉冲来临时的四个DI信号，按先后顺序分别被移到四个触发器的输出端

Q3Q2Q1Q0上。（3分）

3）所谓的串改并，就是加在DI上的一个位的序列信号，经相对应时刻的四个脉冲移位后，分别存于Q3Q2Q1Q0，Q3对应与CP1时的DI，Q2对应与CP2时的DI，Q1对应与CP3时的DI，Q0对应与CP4时的DI；四个脉冲后，四个CP脉冲时刻（不同时刻）对应的四个DI值

第 6 页 共 5 页

同时出现在Q3Q2Q1Q0，这时，我们可以一次性地从Q3Q2Q1Q0取走数据，这就是“串改并”的过程。 2.

驱动方程：

J?K?Z；

输出方程：

Z?X?Q；

状态方程：

Qn?1?J?Qn?X

一、 综合分析与设计题： 1.解一、解二：

1111CRETEPCPLDD0D1D2D374LS161&11CRETEPCPLDD0D1D2D3&CO74LS161COCPQ0Q1Q2Q3CPQ0Q1Q2Q3

2.

1）因为是七进制的计数器，有7个状态，故必须用3个触发器，因为是可逆的，既可以进行加1计数，也可进行减1计数，其加减计数由A信号控制，进位与借位使用同一个输

第 7 页 共 5 页

出端CB表示。

2）七进制加减计数的状态转换图如下。

?1n?1n?13）由状态转换图形成CBQn2Q1Q0如下的卡偌图，图中dddd表示约束条件。

nnQ1Q0AQn2 00 01 11 10 01 11 10 00

0011 0100 0101 0010 0001 0010 1110 0000 dddd dddd 0100 0010 0101 1000 0011 0001 4）由总卡偌图得4个分卡偌图，并由4个分卡偌图分获得状态方程和输出方程。

?1n?1a．关于Qn0的卡偌图： b．关于Q1的卡偌图：

?1n?1c．关于Qn2的卡偌图： d．关于Q2的卡偌图：

第 8 页 共 5 页