-/
一、电路总体设计
1.1系统功能与实现方式
该系统采用8088最小方式，利用3片8288锁存器形成20位地址总线，1片8286收发器形成8位数据总线。利用8284提供频率恒定的时钟信号，同时还具有复位信号发生电路和准备好信号发生电路。系统内存运用2片2764和2片6264进行扩展，分别形成16k的ROM和16k的RAM。2764和6264的片选信号由74LS138译码电路提供。系统的定时计数器由1片8253构成，中断由1片8259构成，并行接口由8255构成，AD转换电路和DA转换电路分别是由0809和0832构成。
1.2课程设计的要求
（1）用8088构成最小系统
（2）用2764和6264构成ROM和RAM
（3）用0809组成8位温度AD变换接口电路测量温度 （4）用0832组成8位DA变换接口电路驱动直流电机 （5）用8255和8253组成步进电机控制电路 （6）键盘与显示功能
1.3系统的总体组成
-/
1）处理器芯片选用8088，当8088的MN/MX引脚接+5V电压时，8088工作在最小方式下：
① 时钟发生器采用8284A芯片 ② 主微处理器CPU选用8088芯片
③ 总线锁存器采用8282，用ALE的下降沿锁存。由于8088中地址线有20条，所以地址锁存要3个8282。
④ 数据收发器用来对数据进行缓冲和驱动，并控制数据发送和接收方向，向CPU传送I/O的数据或向IO传送CPU提供的数据。同样由于8088中数据线只有8条，所以数据收发器只要一个8286就可以了。 ⑤ 地址译码器采用74LS138，用地址线的高三位（即A19、A18、A17三位）。译码输出Y0-Y7一共可以控制8个I/O芯片。
在最小方式下，8088CPU会直接产生全部总线控制信号。 2）只读存储器采用ROM芯片2764，随机存储器6264。 3）A/D转换采用0809芯片
4）用0832 D/A转换芯片的模拟信号去驱动直流电机 5）8253+8255去控制步进电机 6）显示器控制电路 7）键盘控电路
8）时钟电路、加电复位和复位电路。 9）地址分配
ROM: 00000H—03FFFH RAM: FC000H--FFFFFH AD: 00H—07H DA: 40H—41H 键盘相关：100H—103H 显示相关：140H—141H 步进电机相关：200H—207H
-/
功能描述：
在最小方式下，8088CPU产生全部总线控制信号，由2764和6264构成了16k的ROM和16KB的RAM，在此基础上，分别实现接口逻辑。
本系统采用8088位处理器工作在最小方式系统下，采用8282、8286、8284构成了最小系统，形成总线逻辑。采用2片(8k)2764和2片(8k)6264构成了16KB的ROM和16KB的RAM。在此基础之上，分别实现了一系列接口逻辑，包括采用0809实现8位的温度采集接口，采用0832实现直流电机的控制，采用8255和8253实现步进电机的控制，并设计了键盘和显示逻辑。
二、各部分电路原理图设计
2.1 8088最小方式系统
1、8088芯片介绍及其工作原理：
图2.1.1 8088芯片
8088是一块具有40个引脚的集成电路块，为减少引脚，许多引脚具有双重定义，即分时复用功能。8088最小方式系统主要由8088CPU时钟发生器8284、
-/
地址锁存器8282及数据总线收发器8286组成。由于地址与数据、状态线分时复用，系统中需要地址锁存器。地址锁存信号ALE控制8282的STB，用8282锁存器产生地址总线；用8286收发器产生缓冲的数据总线。8088的DEN信号作为8286的输出允许信号面，仅当DEN为低电平时，允许数据经8286进行传送；8088的DT/R信号用来控制数据传送的方向，接至8286的引脚T。当DT/R＝1时，CPU向数据总线发送数据，当DT/R＝0时，则CPU接收来自系统总线上的数据。数据线连至内存及I/O接口，需用数据总线收发器作驱动。在控制总线一般负载较轻，不需要驱动，故直接从8088引出。8088工作与最小模式，此时8088CPU提供所有的总线控制信号，以实现与 存储器、I/O接口的选择。在最小组态时，系统总线可分为几个基本部分：地址总线、数据总线、控制与状态信号、中断与DMA信号。
2、8088芯片引脚功能介绍 （1）与工作模式无关的引脚
1AD7-AD0（双向，三态）为低8位地址/数据的复用引脚线。在总线周期○
的T1状态时，作为地址总线输出低8位地址；在其他T状态时，作为双向数据总线输出低8位数据。T1状态输出地址时，需要锁存器进行地址锁存。
2A15-A8（输出，三态）为高8位地址总线。在读写存储器或I/O端口的○
整个周期中，均输出高8位地址总线。
3A19/S6-A16/S3（输出，三态）为分时复用的地址/状态信号线。在总线○
周期的T1状态，表现为高4位地址总线，而在其他状态时，用来输出状态信息。需要地址锁存器对T1状态时的地址进行锁存。
4MN/MX（输入）为工作方式控制线。接+5V时，8088工作在最小方式；接○
地时，8088工作在最大方式。
5RD（输出，三态）为读信号，低电平有效。有效时表示CPU正在执行从○
存储器或I/O端口输入的操作。
-/
6NMI（输入）为非可屏蔽中断请求输入信号，上升沿有效。出现有效信○
号时，CPU在执行完现行指令后，立即进行中断处理。
7INTR（输入）为可屏蔽中断请求输入信号，高电平有效。CPU在每条指○
令的最后一个时钟周期对INTR进行测试，以决定现行指令结束后是否响应中断。
8RESET（输入）为系统复位信号，高电平有效（至少保持4个时钟周期）。○
该信号结束后，CPU从存储器的0FFFF0H地址开始读取和执行指令。 9READY（输入）为准备好信号，来自存储器或I/O接口的应答信号，高电○
平有效。该信号有效时，表示存储器或I/O接口准备就绪。
10TEST（输入）为测试信号，低电平有效。若为高电平，则CPU继续处于○
等待状态，直到出现低电平时，CPU才执行下一条指令。 （2）最小方式下的引脚
○1INTA（输出）为CPU发向中断控制器的中断响应信号。在相邻的两个总
线周期中输出两个负脉冲。
2ALE（输出）为地址锁存允许信号，高电平有效。当ALE信号有效时，表○
示地址线上的地址信息有效，将地址信息锁存到地址锁存器中。 3DEN（输出，三态）为数据允许信号，低电平有效。DEN信号有效时，表○
示允许8286数据收发器和系统数据总线进行数据传送。
4DT/R（输出，三态）为数据收/发信号，用来控制数据传送方向。DT/R○
为低电平时，CPU接收数据；DT/R为高电平时，CPU发送数据。 5IO/M（输出，三态）为访问存储器或I/O端口的控制信号。IO/M为高电○
平时，表示访问I/O端口；IO/M为低电平时，表示访问存储器。 6WR（输出，三态）为写信号，低电平有效。当WR有效时，表示CPU正在○
执行向存储器或I/O端口的输出操作。
相关推荐：
loading