北邮数电实验报告

程，电路的设计很巧妙，最终的逻辑图也是通俗易懂，个人感觉没有模电的电路那么复杂，同时电路实现的功能也很强大，更贴近我们的生活，在VDHL语言的学习中，我有以下几点感触：

VHDL语言的逻辑语法类似于C++语言，也和QSL语言有某些相似之处，它跟之前做FPGA实验时我们掌握的Verilog语言也很相似，因此有了编程的基础，学起VHDL语言会更得心应手。当然，能看懂程序不一定可以写的出来，所以必要的写程序代码过程是绝对不能 忽视的。

与上学期的模电实验相比，数电实验没有那么多电路的搭建，主要是代码的编写，这样在做实验时，会顺利很多；同时实验课的内容与理论课的知识相似，这样更有助于我们队代码的编写和理解，同时也是对理论课知识的巩固，所以在实验的过程中，我们要注意将理论能与实践结合在一起，学会学以致用。 通过一个多月的实验学习，我对数电实验也产生了兴趣，在其中你会发现很多神奇的功能，代码的编写也没有C++那样复杂，它的逻辑结构很清晰，quartus软件的功能也很全，这对我们进行电路逻辑的分析及其功能的验证有很大的帮助，这让我也非常期待下学期的数电实验，在接下来的学习中，我也会不断地将理论学习与实验结合在一起，提高自己的动手操作能力。