集成电路EDA设计与实践

2013级集成电路EDA设计与实践

1.4 硬件描述语言VHDL简介

传统的硬件电路设计方法是采用自下而上的设计方法，即根据系统对硬件的要求，详细编制技术规格书，并画出系统控制流图；然后根据技术规格书和系统控制流图，对系统的功能进行细化，合理地划分功能模块，并画出系统的功能框图；接着就进行各功能模块的细化和电路设计；各功能模块电路设计、调试完成后，将各功能模块的硬件电路连接起来再进行系统的调试，最后完成整个系统的硬件设计。采用传统方法设计数字系统，特别是当电路系统非常庞大时，设计者必须具备较好的设计经验，而且繁杂多样的原理图的阅读和修改也给设计者带来诸多的不便。为了提高开发的效率，增加已有开发成果的可继承性以及缩短开发周期，各ASIC研制和生产厂家相继开发了具有自己特色的电路硬件描述语言（Hardware Description Language，简称HDL）。但这些硬件描述语言差异很大，各自只能在自己的特定设计环境中使用，这给设计者之间的相互交流带来了极大的困难。因此，开发一种强大的、标准化的硬件描述语言作为可相互交流的设计环境已势在必行。于是，美国于1981年提出了一种新的、标准化的HDL，称之为VHSIC（Very High Speed Integrated Circuit）Hardware Description Language，简称VHDL。这是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。设计者可以利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿真，再自动综合到门级电路，最后用PLD实现其功能。 综合起来讲，VHDL语言具有如下优点：

1．覆盖面广，描述能力强，是一个多层次的硬件描述语言。在VHDL语言中，设计的原始描述可以非常简练，经过层层加强后，最终可成为直接付诸生产的电路或版图参数描述。

2．具有良好的可读性，即容易被计算机接受，也容易被读者理解。

3．使用期长，不会因工艺变化而使描述过时。因为VHDL的硬件描述与工艺无关，当工艺改变时，只需修改相应程序中的属性参数即可。

4．支持大规模设计的分解和已有设计的再利用。一个大规模的设计不可能由一个人独立完成，必须由多人共同承担，VHDL为设计的分解和设计的再利用提供了有力的支持。

9

2013级集成电路EDA设计与实践

1.5 Quartus ||开发工具简介

Quartus II是Altera公司推出的CPLD/FPGA开发工具，Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：

1.可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并 将其保存为设计实体文件；

2.芯片（电路）平面布局连线编辑；

3.LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块； 4.功能强大的逻辑综合工具；

5.完备的电路功能仿真与时序逻辑仿真工具； 6.定时/时序分析与关键路径延时分析；

7.可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析； 8.支持软件源文件的添加和创建，并将它们链接起来生成编程文件； 9.使用组合编译方式可一次完成整体设计流程； 10.自动定位编译错误； 11.高效的编程与验证工具；

12.可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件； 13.能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。 Quartus II设计流程：

1.设计输入：完成期间的硬件描述，包括文本编辑器、块与符号编辑器、 MegaWizard插件管理器、约束编辑器和布局编辑器等工具； 2.综合：包括分析和综合器以、辅助工具和RTL查看器等工具；

3.布局连线：将设计综合后的网表文件映射到实体器件的过程，包括Fitter工具、约束编辑器、布局图编辑器、芯片编辑器和增量布局连线工具； 4.仿真：Quartus II提供了功能仿真和时序仿真两种工具；

5.器件编程与配置：包括四种编程模式，即被动串行模式、JTAG模式、主动串行模式和插座内编程模式。

使用New Project新建一个工程的过程：

10

2013级集成电路EDA设计与实践

1.制定工程的文件存放目录、工程名以及最顶层的设计实体名，在默认情况下，工程名与最顶层的设计实体名是相同的；

2.添加文件，包括最顶层的设计实体文件以及一些额外的电路模块描述文件或定制的功能库；

3.选择目标芯片，具体芯片最好让编译器根据工程设计的实际情况自动选择； 4.第三方EDA工具设定，包括设计输入与综合工具、仿真工具、时序分析工具等，默认为Quartus II自带的仿真器、综合器以及时序分析器；

5.最后一步系统将整体工程的各项参数和设置总结并显示出来，这时即可完成工程的创建。

1.6 本章小结

本章首先介绍了DES加密系统的研究背景，现状，意义及应用前景，然后讲述了DES的基本概念及特点，介绍了本次设计采用的硬件开发语言VHDL和EDA开发工具 Quartus ||。

11

2013级集成电路EDA设计与实践

第二章 密钥生成

2.1 取得密钥

从用户处得到一个56位的密钥，该密钥可以由用户随机设定。

2.2 等分密钥

表1

50 1 9 17 43 51 2 10 36 44 52 3 29 37 45 53 表2

56 7 13 19 49 55 6 12 42 48 54 5 35 41 47 25 28 34 40 18 21 27 33 11 14 20 26 4 22 30 38 46 15 23 31 39 8 16 24 32 把56位输入密钥分成均等的A,B两部分,每部分为28位,参照表1和表2把输入密钥的位值填入相应的位置. 按照表1所示A的第一位为输入的56位密钥的第50位，A的第2位为56位密钥的第43位，...，依此类推，A的最后一位最后一位是56位密钥的第32位。

k?k1k2k3??k55k56A?k50k43k36??k39k32 B?k56k49k42??k11k4 其具体代码如下： process(key ) begin

c0(1to7)<=key(50)&key(43)&key(36)&key(29)&key(22)&key(15)&key(8); c0(8to14)<=key(1)&key(51)&key(44)&key(37)&key(30)&key(23)&key(16); c0(15to21)<=key(9)&key(2)&key(52)&key(45)&key(38)&key(31)&key(24);

12