图1-1-4 ALU和外围电路连接原理图
表1-1-1 运算器逻辑功能表
二、实验步骤
(1) 按图1-1-5连接实验电路，并检查无误。图中将用户需要连接的信号用圆圈标明（其它实验相同）。
图1-1-5 实验接线图
(2) 将时序与操作台单元的开关KK2置为‘单拍’档,开关KK1、KK3置为‘运行’档。 (3) 打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。然后按动CON单元的CLR按钮，将运算器的A、B和FC、FZ清零。 (4) 用输入开关向暂存器A置数。
① 拨动CON单元的SD27?SD20数据开关，形成二进制数01100101（或其它数值），数据显示亮为‘1’，灭为‘0’。
② 置LDA=1，LDB=0，连续按动时序单元的ST按钮，产生一个T4上沿，则将二进制数01100101置入暂存器A中，暂存器A的值通过ALU单元的A7?A0八位LED灯显示。 (5) 用输入开关向暂存器B置数。
① 拨动CON单元的SD27?SD20数据开关，形成二进制数10100111（或其它数值）。
② 置LDA=0，LDB=1，连续按动时序单元的ST按钮，产生一个T4上沿，则将二进制数10100111 置入暂存器B中，暂存器B的值通过ALU单元的B7?B0八位LED灯显示。
(6) 改变运算器的功能设置，观察运算器的输出。置ALU_B=0、LDA=0、LDB=0，然后按表1-1-1置S3、S2、S1、S0和Cn的数值，并观察数据总线LED显示灯显示的结果。如置S3、S2、S1、S0为0010，运算器作逻辑与运算，置S3、S2、S1、S0为1001，运算器作加法运算。
如果实验箱和PC联机操作，则可通过软件中的数据通路图来观测实验结果（软件使用说明请看附录一），方法是：打开软件，选择联机软件的“【实验】—【运算器实验】”，打开运算器实验的数据通路图，如图1-1-6所示。进行上面的手动操作，每按动一次ST按钮，数据通路图会有数据的流动，反映当前运算器所做的操作，或在软件中选择“【调试】—【单节拍】”，其作用相当于将时序单元的状态开关KK2置为‘单拍’档后按动了一次ST按钮，数据通路图也会反映当前运算器所做的操作。
重复上述操作，并完成表1-1-2。然后改变A、B的值，验证FC、FZ的锁存功能。
图1-1-6 数据通路图
重复上述操作，并完成表1-1-2。然后改变A、B的值，验证FC、FZ的锁存功能。 表1-1-2 运算结果表
运算类型 A 65 65 逻辑运算 移位运算 B A7 A7 S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 CN X X X X X X 0 1 0 结果 F=( 65 ) FC=( ) FZ=( ) F=( A7 ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) 1 F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) F=( ) FC=( ) FZ=( ) 1 0 0 0 X 1 0 0 1 1 0 1 0（FC=0） 1 0 1 0（FC=1） 1 0 1 1 1 1 0 0 1 1 0 1 X X X X X X 算术运算
实验二、超前进位加法器设计实验
一、实验原理
相关推荐：
loading