计算机组成原理实验指导书

图1-2-5 EMP1270 引脚分配图

EPM1270T144共有116个I/O脚，本单元引出110个，其中60个以排针形式引出，供实验使用，其余50个以双列扩展插座形式给出，并标记为JP，JP座的I/O分配如图1-2-6所示。

图1-2-6 JP座I/O分配图

实验步骤

(1)根据上述加法器的逻辑原理使用Quartus II软件编辑相应的电路原理图并进行编译，其在EPM1270芯片中对应的引脚如图1-2-7所示，框外文字表示I/O号，框内文字表示该引脚的含义（本实验例程见‘安装路径\\Cpld\\Adder\\Adder.qpf’工程）。

图1-2-7 引脚分配图

(2) 关闭实验系统电源，按图1-2-8连接实验电路，图中将用户需要连接的信号用圆圈标明。

图1-2-8 实验接线图

(3) 打开实验系统电源，将生成的POF文件下载到EPM1270中去。

(4) 以CON单元中的SD17?SD10八个二进制开关为被加数A，SD07?SD00八个二进制开关为加数B，K7用来模拟来自低位的进位信号，相加的结果在CPLD单元的L7?L0八个LED灯显示，相加后向高位的进位用CPLD单元的L8灯显示。给A和B 置不同的数，观察相加的结果。