基于VHDL的数字闹钟设计

毕 业 设 计（论 文）

论文题目： 基于VHDL的数字闹钟设计

所属系部：

指导老师： 职 称：

学生姓名： 班级、学号:

专 业：

毕业设计（论文）任务书

题目： 基于VHDL的数字闹钟设计

任务与要求：

设计一个带闹钟功能的24小时计时器。

完成功能：1.计时功能：每隔1分钟计时1次，并在显示屏上显示当前时间。 2.闹钟功能： 如果当前时间与设置的闹钟时间相同，扬声器发出蜂鸣声。 时间： 年 月 日 至 年 月 日 共 周 所属系部： 学生姓名： 专业：

指导单位或教研室： 指导教师：

职 称：

2

学 号：

毕业设计(论文)进度计划表

日 期 10月08日 10月10日 10月18日 9月10日 至 10月11日至 10月22日 12月15日 教师对进度计划实施情况总评 工 作 内 容 论文选题 执 行 情 况 完成 指导教师 查找并搜集论文材料 完成 提交论文大纲给指导老师， 并进行修改 拟定论文提纲及框架， 编辑论文正文内容 对论文进行排版，修正 完成 完成 完成 提交论文给指导老师， 并进行修改 打印论文，交论文初稿 完成 完成

本表作评定学生平时成绩的依据之一。

3

基于VHDL的数字闹钟设计

【摘要】

随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑优化和仿真测试，直至实现既定的电子线路系统功能。本文介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧。在Quartus 11开发环境中编译和仿真了所设计的程序，并逐一调试验证程序的运行状况。仿真和验证的结果表明，该设计方法切实可行，该数字闹钟可以实现调时定时闹钟功能具有一定的实际应用性。

关键词：数字闹钟 FPGA VHDL Quartus II

Abstract: With the EDA technology development and expansion of application fields and in-depth, EDA technology in the electronic information, communication, automatic control and computer applications of growing importance. EDA technology is dependent on a powerful computer, the software platform in the EDA tools for the hardware description language VHDL description for the system logic means completed design documents, automatically complete the test logic optimization and simulation, electronic circuit set up to achieve the system functionality. This article describes the VHDL hardware description language based on multi-function digital alarm clock design ideas and techniques. In the Quartus 11 compiler and development environment designed to simulate the process, and one by one to debug verification process operating conditions. Simulation and verification results show that the design method is feasible, digital alarm clock can adjust the time when the alarm clock to play music with some practical application.

Key words: Alarm Clock FPGA VHDL Quartus II

4