时钟CP和四个数据输入端A,B,C,D。清零CR，使能EP,ET，置数LD，数据输 出端Q0-Q3，以及进位输出Rco = 1. (当Q0 Q1 Q2 Q3 = 1111->0000时)。 <74LS161功能表>
当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=1，当Q0 Q1 Q2 Q3 = 1111->0000时。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。
第 5 页
3 花型演示电路
(1) 由74LS194双向移位寄存器完成（可左移右移完成花型变化）。
当清除端（CLEAR）为低电平时，输出端（QA－QD） 为低电平。 当工作方式控制端（S0、S1）为高电平时，在时钟 （CLOCK）上升沿作用下，并行数据（A－D）被送入 相应的输出端QA－QD。此时串行数据（DSR、DSL）被禁 止。
当S0 为高电平、S1 为低电平时,在CLOCK上升沿作用下进行右移操作，数据由DSR送入。
当S0 为低电平、S1 为高电平时，在CLOCK上升沿作 用下进行操作，数据由DSR送入。 当 S0 和 S1 为低电平时，CLOCK 被禁止。
第 6 页
花型设计为
六、总体原理图、pcb图及实物图
第 7 页
第 8 页
相关推荐：
loading