计算机系统基础知识

第1章 计算机系统基础知识

7. 在一个逻辑电路中，有两个输入信号X、Y和一个输出信号V。当且仅当X=1、Y=0时，V=0，则V的逻辑表达式为 。

Y A. X +Y B. X·Y C. X·D. X+Y

8. 已知 X=11011011，Y=00101100，Z=10111001，则X(Y?Z)= 。

A. 10110001 B. 01001101 C. 01000010 D. 01010010

9. 与二进制数 100101.001101 等值的十进制数是 (1) ，等值的十六进制数是 (2) 。

(1) A. 25.203125 (2) A. 25.203125

B. 25.34 B. 25.34

C. 37.203125 C. 25.31

D. 37.34

D. 910D

1.2.4 同步练习参考答案

1. (1)C 2. (1)C 3. (1)B 4. (1)D 5. (1)C 6. D 7. D 8. C

9. (1)C

(2)A

(2)C (3)A

(2)B (3)A (4)A (5)C (2)B (3)B (4)F (5)H (2)A (3)D (4)B (5)C

(2)B

1.3 计算机的基本组成及工作原理

1.3.1 考点辅导

1.3.1.1 总线的基本概念 1. 总线的定义与分类

总线是连接多个设备的信息传送通道，是一组信号线。一般可分为以下几类： ? 芯片内总线：集成电路芯片内部各部分的连接。 ? 元件级总线：一块电路板内各元器件的连接。

? 内总线(又称系统总线)：计算机各组成部分(CPU、内存和外设接口)间的连接。 ? 外总线(又称通信总线)：计算机对外的接口，可直接与相应的外设连接或与其他计

算机相连接。 2. 内总线

内总线有专用内总线和标准内总线之分。常见的内总线标准有以下几种。

? ISA总线(Industry Standard Architecture)(PC/AT)：工业标准体系结构，ISA总线是

具有开放式结构的总线。ISA总线为62+36线，数据线16，地址线24。 ? EISA总线(Enhanced Industry Standard Architecture)：EISA总线是ISA总线的扩展，

29

程序员考试同步辅导(上午科目)(第2版)

现用在服务器上。EISA总线的数据线32位，与ISA总线兼容。

PCI总线(Peripheral Computer Interconnect)：PCI总线是目前微型机上广泛采用的内总线。PCI总线有两种标准：适用于32位机的124个信号的标准和适用于64位机的188个信号的标准。PCI总线的传输率至少为133MB/s，64位的传输率为266MB/s。PCI总线的工作与处理机的工作是并行的。PCI总线上的设备是可即插即用的。

?

3. 外总线

? 通用串行总线USB(Universal Serial Bus)：USB接口提供电源。最大数据传输率为

12Mb/s。USB设备可以通过集线器Hub进行树状连接，最多可达五层，连接显示器和键盘等外设(最多127个)。USB 2.0的传送速率为480MB/s，支持可即插即用功能。

? SCSI总线(Small Computer System Interface)：SCSI总线是从通道发展而来的，其

特点是设备独立性强；传输速度快，16位的Ultra2 SCSI数据传输率为80Mb/s。目前传输率高达320Mb/s；灵活性好(适用于各种外设)，最多可接63种外设，传送距离可达20m。

? IEEE 1394(Firewire)：IEEE 1394总线可连接的设备数多，最多可接63部；传输速

度快，可达400Mb/s；安装步骤简单，可以“点对点”或以“集线器”等方式串接；支持即插即用。

? 串行总线接口(RS-232)：RS-232是国际通用的一种串行通信接口标准。串行通信

物理连接方式如下。 ? 单工：单向传输。

? 全双工：可同时双向传输。

? 半双工：可双向传输，但同一时刻只能单向传输。 1.3.1.2 中央处理单元(CPU) 1. CPU的功能

CPU的基本功能如下。

(1) 程序控制：CPU通过执行指令来控制程序的执行顺序。

(2) 操作控制：一条指令功能的实现需要若干操作信号来完成，CPU产生每条指令的操作信号并将其送往不同的部件，控制相应部件的操作。

(3) 时序控制：CPU通过时序电路产生的时钟信号进行定时，可以控制各种操作按指定时序进行。

(4) 数据处理：完成对数据的加工处理。

2. CPU的组成

CPU包括运算器、控制器、寄存器三大部分，一般被集成在一个大规模集成芯片上，是计算机的核心部件，具有计算、控制、数据传送、指令译码及执行等重要功能，它直接决定了计算机的主要性能。其主要功能部件包括以下各部分：

1) 运算器

运算器主要完成算术运算、逻辑运算和移位操作，主要部件有算术逻辑单元ALU、累

30

第1章 计算机系统基础知识

加器ACC、标志寄存器、寄存器组、多路转换器和数据总线等。

2) 控制器

控制器实现指令的读入、寄存、译码和在执行过程有序地发出控制信号。其主要部件如图1-6所示。

? 程序计数器(PC)：当程序顺序执行时，每取出一条指令，PC内容自动增加一个值，

指向下一条要取的指令。

? 指令寄存器：用于寄存当前正在执行的指令。 ? 指令译码器：用于对当前指令进行译码。

? 状态/条件寄存器：用于保存指令执行完成后产生的条件码，另外还保存中断和系

统工作状态等信息。

? 时序部件：用于产生节拍电位和时序脉冲。

图1-6 控制器结构框图

有关控制器执行指令的过程参见1.4.1.4。 3) 寄存器

寄存器用于暂存寻址和计算过程的信息。CPU中的寄存器通常分为存放数据的寄存器、存放地址的寄存器、存放控制信息的寄存器、存放状态信息的寄存器和其他寄存器等类型。

1.3.1.3 存储系统 1. 存储器的分类

存储器的分类主要有以下几种。

(1) 按存储器所处的位置分为内存和外存。

(2) 按构成存储器的材料分为磁存储器、半导体存储器和光存储器。 (3) 按工作方式分为只读存储器和读写存储器。

(4) 按访问方式分为按地址访问的存储器和按内容访问的存储器。 (5) 按寻址方式分为随机存储器、顺序存储器和直接存储器。 2. 主存储器

主存储器简称为主存或内存。 1) 主存的种类

主存一般有RAM和ROM两种工作方式的存储器，其绝大部分存储空间由RAM构成。

31

程序员考试同步辅导(上午科目)(第2版)

2) 主存的组成

主存储器一般由地址寄存器、数据寄存器、存储体、控制线路和地址译码电路等部分组成，如图1-7所示。

M 地址 CPU A R 地址译线路 ? M D 数据 R 码 主存控制线路 数据 CPU

图1-7 主存储器结构框图

? ? ? ? ? 3) ?

?

?

地址寄存器(MAR)：用来存放要访问的存储单元的地址码，其位数决定了其可寻址的存储单元的个数M，即M=2N。

数据寄存器(MDR)：用来存放要写入存储体中的数据或从存储体中读取的数据。 存储体：存放程序和数据的存储空间。

控制线路：根据读写命令控制主存储器个部分的相应操作。

译码电路：根据地址译码器中的地址码在存储体中找到相应的存储单元。 主存储器的性能指标

容量：存储器芯片的容量是以存储1位二进制数(bit)为单位的，因此存储器的容量即指每个存储器芯片所能存储的二进制数的位数。可由以下公式求得：

存储器芯片容量=单元数×数据线位数

存取周期：存储器芯片的存取周期是用存取时间来衡量的。它是指从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。存取时间越少，则速度越快。一般在20ns～300ns之间，记作Tm。 存储器带宽：每秒钟能访问的bit数，记作Bm。设每个存取周期存取数据位为Wb，则Bm=Wb/Tm。

3. 高速缓存

高速缓冲存储器(Cache)所用芯片都是高速的，其存取速度可与微处理器相匹配，容量由几十KB到几百KB，通常用来存储当前使用最多的程序或数据。Cache位于CPU与主存储器之间，是对程序员透明的一种高速小容量存储器。所谓透明是指程序员不必自己去加以操作和控制，而是由硬件自动完成。每次访问存储器时，都先访问高速缓存，若访问的内容在高速缓存中，访问到此为止；否则，再访问主存储器，并把有关内容及相关数据块取入高速缓存。这样，如果大部分针对高速缓存的访问都能成功，那么在主存储器容量保

32