本科生期末试卷七
一 选择题（每小题1分,共10分）
1． 至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。
A．节约元件； B 运算速度快； C 物理器件的性能决定 ； D 信息处理方便； 2． 用32位字长（其中1位符号位）表示定点小数是，所能表示的数值范围是______。
-32-31-30
A [0，1 – 2] B [0，1 – 2] C [0，1 – 2] D [0，1] 3． 已知X为整数，且[X]补 = 10011011，则X的十进制数值是______。
A +155 B –101 C –155 D +101
4． 主存储器是计算机系统的记忆设备，它主要用来______。
A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序
5． 微型计算机系统中 ，操作系统保存在硬盘上，其主存储器应该采用______。
A RAM B ROM C RAM和ROM D CCP 6． 指令系统采用不同寻址方式的目的是______。
A 实现存贮程序和程序控制；
B 缩短指令长度，扩大寻址空间，提高编程灵活性；。 C 可直接访问外存；
D 提供扩展操作码的可能并降低指令译码的难度； 7． 在CPU中跟踪指令后继地址的寄存器是______。
A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器 8． 系统总线地址的功能是______。
A 选择主存单元地址；
B 选择进行信息传输的设备； C 选择外存地址；
D 指定主存和I / O设备接口电路的地址；
9． CRT的颜色数为256色，则刷新存储器每个单元的字长是______。
A 256位 B 16位 C 8位 D 7位
10．采用DMA方式传送数据时，每传送一个数据就要用一个______时间。 A.指令周期 B.机器周期 C.存储周期 D.总线周期
二、填空题（每小题3分，共15分）
1.指令格式中，地址码字段是通过A.______来体现的，因为通过某种方式的变换，可以给 出 B.______地址。常用的指令格式有零地址指令、单地址指令、C.______三种.
2.双端口存储器和多模块交叉存储器属于A.______存储器结构.前者采用B.______技术,后 者采用C.______技术.
3.硬布线控制器的基本思想是:某一微操作控制信号是A.______译码输出,B.______信号和 C.______信号的逻辑函数.
4.当代流行的标准总线追求与A.______、B.______、C.______无关的开发标准。
5.CPU周期也称为A.______；一个CPU周期包含若干个B.______。任何一条指令的指令 周期至少需要C.______个CPU周期。
三．(9分)求证：[x]
补
- [y]补 = [x]补 +[-y]补
四．（9分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数
为200次。已知cache存取周期为40ns，主存存取周期为160ns。求： 1．Cache 命中率H。
2．Cache/主存系统的访问效率e。 3．平均访问时间Ta。
五．（9分）指令格式如下所示，OP为操作码字段，试分析指令格式的特点。
15 10 7 4 3 0 OP 源寄存器 基值寄存器 位移量（ 16 位）
六．（10分）某机运算器框图如图B7.1所示，其中ALU由通用函数发生器组成，M1—M3
为多路开关，采用微程序控制，若用微指令对该运算器要求的所有控制信号进行微指令
编码的格式设计，列出各控制字段的编码表。
图B7.1
七.（9分）PCI总线周期类型可指定多少种总线命令？实际给出多少种？请说明存储器读 /
写总线周期的功能。
本科生期末试卷七答案
一． 选择题
1．C 2. B 3．B 4．C 5．C
6．B 7．B 8．D 9．C 10．C
二． 填空题
1.A.寻址方式 B.操作数有效 C.二地址指令 2.A.并行 B.空间并行 C.时间并行 3.A.指令操作码 B.时序 C.状态条件 4.A.结构 B.CPU C.技术 5.A.机器周期 B.时钟周期 C. 2 三． 因为 [x]补 + [y]补 = [x + y]补
所以 [y]补 = [x + y]补 - [x]补 ① 又 [x-y]补 = [x+（-y）]补 = [x]补 + [-y]补 所以 [-y]补= [x-y]补 - [x]补 ② 将①和②相加，得
[y]补 + [-y]补 = [x + y]补+ [x - y]补- [x]补- [x]补 = [x + y + x - y]补- [x]补- [x]补 = [x + x]补- [x]补- [x]补 = 0 所以 [-y]补 = -[y]补
四．解：① 命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96 ② 主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4
访问效率：
ｅ＝ １／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］ ＝８９.３℅
③ 平均访问时间 Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ 五．解：（1）双字长二地址指令，用于访问存储器。
（2）操作码字段OP为6位，可以指定26 = 64种操作。 （3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基值寄存器
和位移量决定），所以是RS型指令。
六．解：当24个控制信号全部用微指令产生时，可采用字段译码法进行编码控制，采用的微指令格式如下（其中目地操作数字段与打入信号段可结合并公用，后者加上节拍脉冲控制即可）。
3位 3位 5位 4位 3位 2位 ××× ××× ××××× ×××× ××× ×× X 目的操作数 源操作数 运算操作 移动操作 直接控制 判别 下址字段
编码表如下：
目的操作数字段 源操作数字段 运算操作字段 移位门字段 直接控制字段 001 a, LDR0 010 b, LDR1 011 c, LDR2 001 e 010 f 011 g MS0S1S2S3 L, R, S, N i, j, +1
100 d, LDR3
100 h
七. 解：可指定16种，实际给出12种。
存储器读 / 写总线周期以猝发式传送为基本机制，一次猝发式传送总线周期通常由
一个地址周期和一个或几个数据周期组成。存储器读 / 写周期的解释，取决于PCI总线上的存储器控制器是否支持存储器 / cache之间的PCI传输协议。如果支持，则存储器读 / 写一般是通过cache来进行；否则，是以数据非缓存方式来传输。 八．解：
（1）是调频制（FM）； （2）是改进调频制（MFM）； （3）是调相制（PE）； （4）是调频制（FM）； （5）是不归零制（NRZ）； （6）是“见1就翻制”（NRZ1）。 九．
十．
相关推荐：
loading