386、486、PS/2等高性能微处理器的出现，要求有高性能的系统总线相配合。IBM公司为PS/2设计了微通道结构(MCA)。这种总线结构支持多微处理器，多个总线主控，支持16位、32位数据，24位、32位地址，数据传输速率达40MB/s，是一种高性能总线。但它与原PC总线及ISA总线完全不兼容，并且IBM对MCA技术采取严格的封锁，使其他厂商无法采用，因而得不到推广。
为了与MCA总线技术抗衡，Compaq、HP、AST、Epson、NEC等9家公司联合起来，在ISA的基础上于1988年推出了32位微机“扩展工业标准结构”EISA总线。 EISA总线在结构上与ISA兼容，保护了原有投资。同时又充分发挥32位微处理器的功能。它支持32位地址，可寻址4GB地址空间，32位数据宽度，工作频率为7.3MHz，数据传输率可达33MB/s。
由于EISA总线插槽要兼顾ISA和EISA两种插板，故在EISA总线插槽外观上与ISA总线插槽等长宽高，而内部采用双层引脚结构，两层引脚之间由定位键限位，使上层引脚与ISA插板上的“金手指”接触，下层引脚与EISA插板上的“金手指”接触。
7.2.3 VESA总线
系统总线虽然从PC总线、ISA总线发展到EISA总线，但仍然跟不上软件和CPU的发展速度，在大部分时间内，CPU仍处于等待状态。随着CPU芯片不断更新换代和各种高速适配卡的出现，加上操作系统和应用程序越来越复杂，ISA/EISA总线已满足不了足够快的数据传输，可以说是总线而不是外设妨碍了系统性能的提高，这是单一慢速的系统总线体系结构所带来的限制。
1991年，局部总线标准VESA出现了，它比EISA性能更完善，传输速率更高，它将外设直接挂接到CPU局部总线上，并以CPU的速度运行，极大地提高了外设的运行速度。VESA总线数据宽度为32位，可以扩展到64位，与CPU同步工作,最大运行速度可达66MHz，VESA的最大传输率达到132MB/s，是ISA总线传输率的16倍。但是，VESA总线存在着规范定义不严格、兼容性差、总线速度受CPU速度影响等缺陷。
7.2.4 PCI总线
目前在微型机和服务器中广泛采用的系统总线是PCI总线。
PCI总线(Peripheral component interconnect)是1992年由Intel公司主持设计的一种系统总线。PCI总线规范1.0版由Intel公司推出，2.0版于1993年4月由PCI集团推出。这个总线是一种时钟同步型输入/输出总线，总线接口上所有的信号的逻辑和时序都作了严格的定义，数据线为32位，可扩充到64位。在传输数据时，最高速度为133M字节/秒，适用于图形显示等要求高速数据传输的应用场合。总线支持线性猝发传输方式，即在猝发方式下地址可不断递增，连续传输任意长度的数据块，而且支持写猝发方式。 随着Windows图形用户界面的迅速发展，以及多媒体技术的广泛应用，要求系统具有高速图形处理的I/O吞吐能力，这使原有的ISA、EISA总线远远不能适应而成为整个系统的主要瓶颈。为此，1991年下半年，Intel公司首先提出PCI概念，并联合IBM、Compaq、AST、HP、Apple、NCR、DEC等100等家公司共谋计算机总线发展大业，成产了PCI集团。PCI总线的英文名称：Peripheral Component Interconnect Special Interest Group(外围部件互联专业组)，简称PCISIG。PCI是一种先进的局部总线，已成为局部总线的新标准，广泛用于当前高档微机(台式)、工作站，以及便携式微机。 1. PCI总线特点 (1)传输速率高。 (2)多总线共存。
(3)独立于CPU PCI总线不依附于某一具体处理器，即PCI总线支持多种处理器及将来发展的新处理器，在更改处理器品种的，更换相应的桥接组件即可。 (4)自动识别与配置外设 用户使用方便。 (5)并行操作能力。 (6)PCI总线的主要性能
·总线时钟频率33.3MHz/66.6MHz。
·总线宽度32位/64位。
·最大数据传输率133MB/s(266MB/s)。 ·支持64位寻址。
·适应5V和3.3V电源环境。 2. PCI总线信号定义
PCI总线标准所定义的信号通常分成必需的和可选的两大类。 必需信号线：主控设备49条，目标设备47条。
可选信号线：51条(主要用于64位扩展、中断请求、高速缓存支持等)。 信号线总数：120条(包括电源、地、保留引脚等)。
主设备是指取得了总线控制权的设备，而被主设备选中以进行数据交换的设备称为从设备或目标设备(节点)。作为主设备需要49条信号线，若作为目标设备，则需要47条信号线，可选的信号线有51条。利用这些信号线便可以传输数据、地址，实现接口控制、仲裁及系统的功能。
PCI局部总线信号按功能分组进行说明。 (1)系统信号
CLK IN：系统时钟信号，为所有PCI传输提供时序，对于所有的PCI设备都是输入信号。其频率最高可达33MHx/66MHz，这一频率也称为PCI的工作频率。
RST# IN：复位信号。用来迫使所有PCI专用的寄存器、定时器和信号转为初始状态。 (2)地址和数据信号
AD[31～00] T/S：地址、数据复用的信号。PCI总线上地址和数据的传输，必须在FRAME #有效期间进行。当FRAME
#有效时的第1个时钟，AD[31～00]上的信号为地址信号，称地址期；当IRDY #和TRDY
#同时有效时，AD[31～00]上的信号为数据信号，称数据期。一个PCI总线传输周期包含一个地址期和接着的一个或多个数据期。
地址期为一个时钟周期，在地址期，AD[31～00]线上传输的是一个32位地址。对于I/O空间，仅需1个字节地址；而对存储器空间和配置空间，则需要双字节地址(16位)。 数据期由多个时钟周期组成。在数据期；AD[31～0]线上传输的是一个32位数据，分4个字节，其中AD[07～00]为最低字节，AD[31～24]为最高字节。传输数据的宽度是可变的，可以是1个字节，2个字节或4个字节，这由字节允许信号来指定。 C/BE[3～0] #
T/S：总线命令和字节允许复用信号。在地址期，这4条线上传输的是总线命令(代码)；在数据期，它们传输的是字节允许信号，用来指定在数据期，AD[31～00]线上4个数据字节中哪些字节为有效数据，以进行传输。
PAR T/S：奇偶校验信号。它通过AD[31～0]和C/BE[3～0]进行奇偶校验。主设备为地址周期和写数据周期驱动PAR，从设备为读数据周期驱动PAR。 (3) 接口控制信号
FRAME # S/T/S：帧周期信号，由主设备驱动。表示一次总线传输的开始和持续时间。 当FRAME #有效时，预示总线传输的开始；在其有效期间，先传地址，后传数据；当FRAME #撤销时，预示总线传输结束，并在IRDY #有效时进行最后一个数据期的数据传送。
IRDY # S/T/S：主设备准备好信号。IRDY #要与TRDY
#联合使用，当二者同时有效时，数据方能传输，否则，即为未准备好而进入等待周期。在写周期，该信号有效时，表示数据已由主设备提交到AD[31～00]线上；在读周期，该信号有效时，表示主设备已做好接收数据的准备。
TRDY # S/T/S：从设备(被选中的设备)准备好信号。同样，TRDY #要与IRDY #联合使用，只有二者同时有效，数据才能传输。在写周期，该信号有效时，表示从设备已准备好接收数据；在读周期内，该信号有效时，表示数据已由从设备提交到AD[31～00]线上；IRDY
#和TRDY #中任何一个无效时，都为末准备好，而进入等待周期。
相关推荐：
loading