(19)中华人民共和国国家知识产权局
(12)实用新型专利
(10)授权公告号 CN 209657286 U(45)授权公告日 2019.11.19
(21)申请号 201920458854.2(22)申请日 2019.04.04
(73)专利权人 上海威固信息技术股份有限公司
地址 201702 上海市青浦区高泾路599号1
幢2层208室(72)发明人 张效奎 邢培栋 郑全化 (74)专利代理机构 上海海贝律师事务所 31301
代理人 王文锋(51)Int.Cl.
G06F 3/06(2006.01)G06F 13/42(2006.01)
(ESM)同样的发明创造已同日申请发明专利
权利要求书1页 说明书3页 附图1页
(54)实用新型名称
一种基于FPGA实现的多协议接口固态存储系统
(57)摘要
本实用新型提供了一种基于FPGA实现的多协议接口固态存储系统，包括高速连接器、FPGA处理单元、时钟单元、DDR缓存单元、存储单元。其中，FPGA处理单元为整个固态存储系统的核心数据处理单元，建立外部高速接口与内部存储单元传输通道；时钟单元用来给FPGA?SERDES高速BANK提供参考时钟，以实现需要的高速接口协议；DDR缓存单元挂在FPGA上，为FPGA数据处理的缓存单元；存储单元或是单个存储盘或是存储阵列。本实用新型基于FPGA实现了多协议接口，解决了当前固态存储系统对外协议接口单一问题，而且存储容量易于扩展，满足用户对存储系统协议接口通用化和个性化需求。
CN 209657286 UCN 209657286 U
权 利 要 求 书
1/1页
1.一种基于FPGA实现的多协议接口固态存储系统，其特征在于，包括:一个或多个高速连接器、FPGA处理单元、时钟单元、DDR缓存单元、存储单元；所述FPGA处理单元包括至少2个SERDES高速串口，为整个固态存储系统的核心数据处理单元，建立外部高速接口与内部存储单元传输通道，当外部高速接口与内部存储单元接口协议不匹配时，需要由FPGA进行协议转换，若接口协议匹配则不需要进行协议转换；FPGA采用通用的IP核实现标准协议接口，采用用户约定的协议格式实现非标协议接口；
所述高速连接器与所述FPGA处理单元之间的互连信号，或为高速信号，或为高速信号和低速信号同时存在；其中，低速信号或通过FPGA的GPIO直接对外或加接口芯片对外，对外高速信号接口由FPGA的SERDES高速串口实现；
所述时钟单元用来给FPGA?SERDES高速BANK提供参考时钟，以实现需要的高速接口协议，第一种方案为当接口协议不确定时，采用可编程时钟芯片，根据所需接口协议以及线速率要求，由FPGA来设定具体时钟值；第二种方案为当接口协议确定时，或采用固定频率晶振或采用可编程时钟芯片任意一种，来为FPGA?SERDES高速BANK提供时钟参考；第三种方案为当要实现多路接口时，则每一路接口按照第一种方案和第二种方案来确定时钟方案；
所述DDR缓存单元挂在FPGA上，作为FPGA数据处理的缓存单元；所述存储单元用来实现数据存储。
2.根据权利要求1所述的一种基于FPGA实现的多协议接口固态存储系统，其特征在于，包括：所述高速连接器或为电连接器，或为光纤连接器。
3.根据权利要求1所述的一种基于FPGA实现的多协议接口固态存储系统，其特征在于，包括：所述标准协议接口包括PCIe、SATA、RocketIO、RapidIO常用标准协议。
4.根据权利要求1所述的一种基于FPGA实现的多协议接口固态存储系统，其特征在于，包括：所述加接口芯片对外，其中的接口芯片包括RS485、RS422。
5.根据权利要求1所述的一种基于FPGA实现的多协议接口固态存储系统，其特征在于，包括：所述对外高速信号接口或是一种协议接口，或是多种协议接口同时存在。
6.根据权利要求1至5任一项所述的一种基于FPGA实现的多协议接口固态存储系统，其特征在于，包括：所述存储单元，或是单个存储盘或是存储阵列；当存储单元为存储阵列时，需要FPGA实现RAID功能，当存储单元为单个存储盘时，FPGA无需实现RAID功能。
2
相关推荐：
loading