此接近式光刻机只能装配在特征尺寸交大的集成电路生产线中. 投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式 41、光刻的步骤：
前烘和前处理，匀胶，匀胶后烘，曝光，曝光后烘，显影， 显影后烘，检查 42、双极型工艺流程
衬底准备（P型）?氧化?光刻n+埋层区?n+埋层区注入?清洁表面?生长n-外延?隔离氧化?光刻p+隔离区?p+隔离注入?p+隔离推进?光刻硼扩散区?硼扩散?氧化?光刻磷扩散区?磷扩散?氧化?光刻引线孔?清洁表面?蒸镀金属?反刻金属?钝化?光刻钝化窗口?后工序
43、什么是局部氧化（LOCOS）?（Local Oxidation of Silicon） Si集成电路中、通过选择氧化的工艺来形成隔离区的一种方法。 作用：1. 提高场区阈值电压2. 减缓表面台阶3. 减小表面漏电流 硅的局部氧化的具体步骤是：首先通过热氧化形成一层薄（0.05μm~0.1μm）的SiO2膜（称为缓冲氧化膜），然后用热CVD方法生长一层Si3N4薄膜（0.05μm~0.1μm），接着在这双层膜上光刻出有源区图形（除去有源区以外的SiO2膜和Si3N4膜），最后，以留下的Si3N4膜作掩模、利用氧化速度很快的湿法氧化技术在有源区以外形成一层较厚（0.5μm~1μm）的SiO2膜，这层较厚的氧化膜就起着隔离墙的作用。这种方法所形成的SiO2膜是以半埋入方式存
17 / 20
在的，则出现的台阶高度比较小；而且SiO2膜和沟道阻止层（Si3N4膜掩蔽进行硼离子注入）都可用同一块掩模来进行自对准。 44、什么是硅栅自对准（Self Aligned）？
在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的沟道区，使MOS管的沟道尺寸更精确，寄生电容更小。
离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。 这种工艺是先在生长有栅氧化膜的硅单晶片上淀积一层多晶硅，然后在多晶硅上刻蚀出两个扩散窗口，杂质经窗口热扩散到硅单晶片内，形成源和漏扩散区（图2MOS硅栅工艺自对准示意图），同时形成导电的多晶硅栅电极，其位置自动与源和漏的位置对准。按照这种自对准工艺，栅与源和漏的覆盖由杂质侧向扩散完成，比铝栅工艺的覆盖电容要小很多。采用离子注入掺杂工艺的杂质侧向扩散更小，用它代替硅栅工艺中的热扩散工艺，能进一步减小栅对源和漏的覆盖电容。此外，在铝栅工艺中，即使铝栅电极比沟道短，也可增加一步离子注入工艺填充栅区旁的未衔接部分，实现自对准（图3MOS铝栅工艺实现自对准的示意图）,借以减小寄生电容,可提高MOS集成电路的开关速度和工作频率,同时也减小器件尺寸而提高电路的集成度。 45、N阱的作用是什么？
在P衬底上制造N阱，从而用来制造PMOS管；作阱电阻；作为电容的一个极板。
46、NMOS和PMOS的源漏如何形成的？
NMOS 是在P型衬底上，通过选择掺杂形成N型的掺杂区，作为
18 / 20
NMOS的漏源区；PMOS 是在N型衬底上，通过选择掺杂形成P型的掺杂区，作为PMOS的漏源区。 47、衬底电极如何向外引接？
NMOS管和PMOS管的衬底电极都从上表面引出，由于P-Sub和N阱的参杂浓度都较低，为了避免整流接触，电极引出处必须有浓参杂区。
48、芯片的制造流程。 同集成电路制造流程。 49、晶圆的制备流程。
晶圆生产的基础工艺：增层－光刻－掺杂－热处理 课本P28
50、学会绘制和认识一些电路的版图。
如基本的反相器、2、3、4输入的与非门、或非门等。 51、CMOS数字集成电路的版图设计流程。 见教材P88
52、CMOS模拟集成电路的版图设计流程。 （1） 需手工绘制，不能用数字的版图设计方法； （2） 需考虑多因素是折衷，尤其对噪声串扰要求高； （3） 要求器件的匹配性要好
（4） 用版图绘制软件（如L-Edit）绘制版图,提取参数，后仿真。 见教材
19 / 20
53、集成电路的版图数据输出格式。 GDS Ⅱ 格式 CIF 格式 EDIF格式 Oasis格式
以上格式的具体内容请查询教材110页 54、版图里提高器件匹配的方法。 （1） 把匹配器件相互靠近放置 （2） 保持器件相同方向 （3） 增加虚拟器件提高对称性 （4） 共中心
（5） 器件采用指状交叉布线方式
20 / 20
相关推荐：
loading